SU560329A1

SU560329A1 - Устройство воспроизведени частоты входного сигнала

Info

Publication number: SU560329A1
Application number: SU1979286A
Authority: SU
Inventors: Владимир Николаевич Семенов; Владимир Зосимович Лобанов
Original assignee: Предприятие П/Я А-3697
Priority date: 1973-12-25
Filing date: 1973-12-25
Publication date: 1977-05-30

Description

I

Изобретение относитс к радиотехнике и может использоватьс в системах автоматическсго регулировани и управлени .

Одним из известных устройств воспроизведени частоты вл етс синтезатор частот, в которо.м частота входного сигнала формируетс путем улравл е.мого суммировани различных частот, снимаемых с делител частоты, причем управление производитс в соответствии с кодом, записанным в управл ющем регистре .

Однако в известном синтезаторе частот невозможно воспроизводить частоты в широких пределах без изменени частоты источника опорного сигнала, а также невозможно обеспечить точное соответствие частоты сигнала на выходе коду, записанному в управл ющий регистр.

Наиболее близким техническим рещением вл етс устройство воспроизведени частоты входного сигнала, содержащее две цепи: первую - входную и вторую - выходную, кажда из которых выполнена в виде последовательно включенных блока зправлени , элемента И, счетчика и преобразовател код- частота; а также источник опорной частоты, подключенный к соответствующему входу каждого из преобразователей код-частота и к одпому из входов третьего и четвертого элементов И, вторые входы которых соединены

соответственно с Первым и вторым выходами первого блока управлени , а выходы - с третьим входом четвертого элемента И через последовательно включенные реверсивный

счетчик, дешифратор пул и блок запрета; второй вход первого элемента И вл етс сигнальным входом устройства, второй и третий выходы каждого блока з-правленп соединены с управл ющими входами соответствующего преобразовател код-частота, а входы второго блока управлени подключены соответственно к второму выходу первого блока управлени и к выходу дещифратора нул 2.

Однако в этом устройстве невозможно обеспечить точное воспроизведепие частоты входного сигнала, записанной в виде кода в счетчик . Целью изобретени вл етс повышение

точности воспроизведепп .

Дл этого в устройстве воспропзведени частоты входного сигнала, содержащем две цепи: первую - входную и вторую - выходную , кажда из которых выполнена в виде

последовательно включенных блока управлени , элемента И, счетчика и преобразовател код-частота; а также источник опорной частоты , подключенный к соответствующему входу каждого из преобразователей код-частота и к одно.му из входов третьего и четвер3

того элементов И, вторые входы которых соединены соответственно с первым и вторым выходами первого блока управлени , а выходы - с третьим входом четвертого элемента И через последовательно включенные реверсивный счетчик, дешифратор нул и блока запрета; второй вход первого элемента И вл етс сигнальным входом устройства, второй и третий выходы каждого блока управлени соединены с управл ющими входами соответствующего преобразовател код-частота , а входы второго блока управлени подключены соответственно к второму выходу первого блока управлени и к выходу дешифратора нул , в каждую из цепей введен умножитель частоты, один вход которого соединен с выходом преобразовател код-частота, другой вход - с источником опорного напр жени , установочные входы соединены с выходами старших разр дов счетчиков, а унравл ющие входы умножителей соединены с управл ющими входами преобразовател кодчастота , при этом выход первого умножител частоты соединен со вторым входом второго элемента И, а выход второго умножител частоты вл етс выходом устройства.

На чертеже приведена структурна электрическа схема предложенного устройства.

Устройство воспроизведени частоты входного сигнала содержит две цепи: первую - входную и вторую - выходную. Входна цепь выполнена в виде последовательно включенных блока управлени 1, элемента И 2, счетчика 3 и ;Г1реобразовател 4 код-частота. Выходна цепь также выполнена в виде последовательно включенных блока управлени 5, элемента И 6, счетчика 7 и преобразовател 8 код-частота. Устройство содержит также источник 9 опорной частоты, подключенный к соответствующему входу каждого из преобразователей 4 и 8 и к одному из входов третьего и четвертого элементов И 10, 11, вто (рые входы которых соединены соответственно с первым и вторым выходами первого блока управлени 1, а выходы - с третьим входом четвертого элемента И 11 через последовательно включенные .реверсивный счетчик 12, дешифратор 13 нул и блок запрета 14, при этом второй вход первого элемента И 2 вл етс сигнальным входом устройства, а второй и третий выходы каждого блока управлени 1, 5 соединены с управл ющими входами соответствующего преобразовател 4, 8, а входы второго блока управлени 5 подключены соответственно к второму -выходу первого блока управлени 1 и к выходу дешифратора 13. Кажда из цепей содержит умножители 15, 16 частоты соответственно. Один вход каждого умножител 15,16 соединен с выходами преобразователей 4, 8 соответственно, другой вход - с источником 9, установочные входы соединены с выходами старших разр дов счетчиков 3, 7, а управл ющие входы умножителей 15, 16 соединены с управл ющими входами преобразователей 4, 8, при этом

4

выход первого умножител 15 соединен с вторым входом второго элемента И 6, а выход второго умножител 16 вл етс выходом устройства .

Устройство работает следующим образом. Перед началом работы все счетчики 3, 7, 12, преобразователи 4, 8 и умножители 15, 16 устанавливаютс в исходное Положение, при этом с первого и второго выходов блока управлени 1 па элементы И 2, 10, 11 поступает сигнал, запрещающий прохождение входного сигнала через элемент И 2 и сигнала источника 9 олорной частоты через элементы И 10 и 11. Одновременно с дещифратора 13 сигнал ноступает на блок управлени 5, с первого выхода которого подаетс сигнал запрета на элемент И 6. По внешней команде «Пуск, подаваемой на один из входов блока управлени 1, с последнего выдаетс потенциальный сигнал, осуществл ющий открытие элементов И 2 и 10, ори этом через элемент И 2 входной сигнал частоты FQ поступает на счетчик 3, а через элемент И 10 оиорный сигнал частоты FoTt - на вход обратного счета реверсивного счетчика 12.

При достижении на счетчике 3 числа Ло значение которого определ етс заданной погрешностью от дискретности, на другой вход блока управлени 1 подаетс

сигнал «Стоп. С блока 1 на элементы И 2 и 10 поступает сигнал запрета, прекращаетс счет иМПульсов входной частоты счетчиком 3 и опорной частоты реверсивным счетчиком 12, при этом на счетике 3 будет зафиксировано число Ло, а на реверсивном счетчике 12 число -

рл/ - рр .т

т - ОП- ИЗМ1

где Р - емкость реверсивного счетчика 13; - число отсчитанных периодов;

Ткзм - врем между командами «Пуск и

«Стоп.

Одновременно с подачей запрещающего сигнала на элементы И 2 и 10 с третьего выхода блока управлени 1 выдаетс импульсный сигнал на входы установки кода преобразовател 4 и умножител 13, при этом в преобразователь 4 запишетс число , а в ум1 г-NO NI

нол итель 1о - число

где Ло - число, зафиксированное на счетчике 3; NI - число, зафиксированное младшими

газр дами счетчика 3;

«1 - число младших разр дов счетчика 3.

В момент окончани импульсного сигнала с

третьего выхода блока управлени 1 с его

второго выхода выдаетс нотенциальный сигнал разрешени , поступающий одновременно

на управл ющий вход нреобразовател 4, на

второй вход элемента И 11, на первый вход

блока управлени 5 и на управл ющий вход

умножител 15. При этом на преобразователь

Claims

4, умножитель 15 и на пр .мой вход реверсивного счетчика 12 начинают поступать импуль:;ы опорной частоты. Преобразователь 4 циклически преобразует код числа Ло в частоту „ оп„„ Гх, равную тг . Сигнал частоты Гх с выхо- о да преобразовател 4 поступает на один из входов умножител 15, который осуществл ет дискретное умножение частоты fx, и с его выхода на второй вход элемента И 6 поступает сигнал частоты умш а на пер;вый вход - сигнал разрешени с выхода блока управлени 2. Импульсы частотой Гумн за писываютс в счетчике 7 в течение времени Гнзм, определ емого пр мым счетом опорной частоты реверсивным счетчиком 12 до нулевого состо ни , с дешифратора 13 сигнал через блок запрета 14 подаетс на третий вход элемента И 11 п на вт-орой вход блока управлени 5, Ирн этом прекращаетс счет импульсов счетчиком 7 и реверсивным счетчиком 12. Сигнал с выхода дешифратора 13 дл блока управлени 2 дредст вл ет собой сигнал «Стоп, при котором с его второго выхода импульсный сигнал поступает на управл ющие входы установки Преобразовател 8 и умпожител 16, при этом ,в преобразователь 8 запишетс число Л . 3 В умножитель 16 - число N,-c - где NX - число, зафиксированное в счетчике 7; NI - число, зафиксированное младшими разр дами счетчика 7; п-2 П - число младших разр дов счетчика 7. В дальнейшем процесс иреобразовани кода в частоту преобразовагелим 8 и умножение его выходной частоты умножителе.м 16 аналогичны преобразованию кода в частоту и умножение этой частоты преобразователем 4 11 ум}1ож1Пеле, 5, при этом с выхода умножител 16 снимаетс сигнал частотой FQ. Таким образом, введение умиожителей частоты , функционально св занных с счетчиками входной частоты и преобразовател ми код-частота, позвол ет обеспечить соответствие воспроизюдимои выходной частоты входной, заиисаино в виде кода, с высокой ШЧНОСТЬЮ. Формула изобретени Устройство воспроизведени частоты входного сигнала, содержащее две цепи: первую- входную и вторую - выходную, кажда из которых выполнена в виде последовательно ы люченных блока управлени , элемента И, счетчика и гфеобразовател код-частота; а также источник онорной частоты, подключенный к соответствующему входу каждого из преобразователей код-частота и к одному из входов третьего и четвертого элементов И, вторые входы которых соединены соответственно с первым и вторым выходами иервого блока управлени , а выходы - с третьим входом четвертого элемента И через последовательно включенные реверсивный счетчик, дешифратор нул и блок запрета; второй вход первого элемента И вл етс сигнальным входом устройства, второй и третий выходы каждого блока управлени соединены с управл ющими входами соответствующего преобразовател код-частота, а входы второго блока уиравлени подключены соответственно к второму выходу первого блока управлени и к выходу дешифратора нул , отличающеес тем, что, с целью повышени точное 111 воспроизведени , в каждую из цеией введен умножитель частоты, один .вход которого соединен с выходом преобразовател код-частота, другой вход - с н-сточником опорного напр жени , установочные входы соединены с выходами сгаршпх разр дов счетчпков , а управл ющне входы умножителей соединены с управл ющими входами преобразовател код-частота, при этом выход иервого умиож 1тел частоты соединен с вторым входо.м второго элемента И, а выход второго умножител частоты вл етс выходом устройства . Источники инфор.мации, прин тые во внимание при экспертизе изобретени 1.Патент США Л 3671871, кл. 328-25, 1972.
2.Патент США № 3753125, кл. 328-38, 1973 (прототпп).