SU545981A1 - Selector channel - Google Patents
Selector channelInfo
- Publication number
- SU545981A1 SU545981A1 SU2137973A SU2137973A SU545981A1 SU 545981 A1 SU545981 A1 SU 545981A1 SU 2137973 A SU2137973 A SU 2137973A SU 2137973 A SU2137973 A SU 2137973A SU 545981 A1 SU545981 A1 SU 545981A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- block
- channel
- external device
- interface
- Prior art date
Links
Landscapes
- Information Transfer Systems (AREA)
Description
мене информацией с внешними устройствами работает обычно в монопольном режиме и дл передачи данных необходима лишь одна группа шин интерфейса (от внешнего устройства к каналу или от канала к внешнему устройству ), в предлагаемом селекторном канале при установлении монопольного режима передачи данных обратна группа информационных шин используетс дл передачи контрольной информации. Синхронизаци передачи контрольной информации осупдествл етс но управл ющим сигналам канала и внешнего устройства.less information with external devices usually works in monopoly mode and only one group of interface buses is needed (from external device to channel or from channel to external device), in the proposed selector channel, when establishing a monopoly data transfer mode, the reverse group of information buses is used for transmission of control information. The synchronization of control information transmission is made more difficult by the control signals of the channel and the external device.
На чертеже прнведега структурна схема селекторного канала.In the drawing, a structural diagram of the selector channel.
Селекторный канал содержит блок 1 сопр жени канала с центральным процессором, блок 2 сопр жени канала с центральной оперативной пам тью, регистр 3 адреса внешнего устройства, регистр 4 управлени , фиксирующий адреса команды и данных и счет данных, первый регистр 5 данных, сумматор 6, второй регистр 7 данных, блок 8 сопр жени с внепь нпми зстройствамп, блок 9 сравненн , первый регистр 10 байтов, блок 11 установки адреса, второй регнстр 12 байтов, блок 13 формировани сигналов п блок 14 формировани команд.The selector channel contains a block 1 for linking a channel with a central processor, a block 2 for linking a channel with central RAM, register 3 for the address of an external device, control register 4 for fixing the command and data addresses and the data count, the first data register 5, adder 6, the second data register 7, interfacing unit 8 with external devices, block 9 compared, first register 10 bytes, address setting block 11, second register 12 bytes, signal generating unit 13 and command generating unit 14.
Подключение селекторного канала в вычислительной системе происходит с помощью следующих шин св зн: входных шин 15 передачи инструкций; выходиых шин 16 выдачи кодов условий и прерываний; выходны.х шин 17 адреса чейки центральной оперативной пам ти; входных шин 18 информации; выходных шин 19 информацнн; шипы 20 выдачи сигнала ошибки и интерфейса 21 и 22 ввода-вывода.The connection of the selector channel in the computing system is carried out using the following buses connected: input instructions bus 15 for transmission of instructions; output tires 16 issuance of condition codes and interrupts; the output 17 of the cell address 17 of the central RAM memory; input bus 18 information; output tires 19 informational; spikes 20 outputting an error signal and input / output interfaces 21 and 22.
Устройства управлени внешними устройствами (УВУ) или внешние устройства подключаютс к селекторному каналу с помощью интерфейса ввода-вывода 21 по стандартной схеме . Отличие состоит в том, что вход 22 канала дополнительно соединен с УВУ, последним в последовательной цепочке устройств. Селекторный канал управл етс инструкци ми и выполн ет все операцни, определ емые системой команд ЕС ЭВМ.External device control devices or external devices are connected to the selector channel via an input / output interface 21 in accordance with the standard scheme. The difference lies in the fact that the input 22 of the channel is additionally connected to the HCS, the last in a series of devices. The selector channel is controlled by instructions and performs all operations defined by the EC command system of the computer.
В известных режимах по обмену информацией между центральной оперативной пам тью и внешними устройствами работа селекторрюго канала сводитс к следующему.In the known modes of information exchange between the central operative memory and external devices, the operation of the selector channel is as follows.
При иостуилении от процессора в канал но шинам 15 инструкции «начать ввод-вывод блок 1 сопр жени с центральиым процессором выдает признак инструкции и код номера внешнего устройства дл фиксации на регистре 3 адреса внешнего устройства. Через блок 2 производитс прием в канал адресного слова канала и по нему - управл ющего слова канала с фиксацией их на регистре управлени 4. Модификаци адресов чеек центральной оперативной пам ти осуществл етс сумматором 6, обмен данными с внешними устройствами через первый 5 и второй 7 регистры данных . Параллельно с приемом в канал управл ющей информации по адресу, наход щемус When a processor is sent from the processor to the channel 15, the instruction “to start the I / O unit 1 of the interface with the central processor” issues an instruction sign and an external device number code for fixing the address of the external device to register 3. Block 2 receives the channel address word into the channel and, via it, the channel control word with their fixation on the control register 4. Modification of the addresses of the central operational memory cells is performed by adder 6, data is exchanged with external devices through the first 5 and second 7 registers data. In parallel with receiving control information to the channel at the address located
на регистре 3, через блок 8 сопр жени с внешними устройствами и интерфейс 21 вводавывода производитс начальна выборка внешнего устройства, обмен с ним служебной информацией и пересылка ему кода команды. При правильном теченгщ оиерации соответствуюидий код услови формируетс в блоке 1 и через шины 16 выдаетс в центральный процессор . Далее без разрыва логической св зи между каналом и внешним устройством производитс обмен данными в монопольном режиме . При исполнении команды «читать прин тые от внешнего устройства через блок 8 байты данных формируютс в слова на регистре 5On register 3, through the interface 8 with external devices and the input-output interface 21, the external device is initially sampled, service information is exchanged with it, and a command code is sent to it. When properly controlled, the corresponding condition code is formed in block 1 and delivered to the central processor via bus 16. Further, without breaking the logical connection between the channel and the external device, data is exchanged in exclusive mode. When executing the command "read received from an external device via block 8, data bytes are formed into words on register 5
п по мере сформировани нереписываютс на регистр 7, передаютс в блок 2 и далее через шииы 19 - в центральную оперативную пам ть . Адрес чейки выдаетс из блока 2 па шипы 17. По команде «писать пнформаци As they are formed, they are not written to register 7, transferred to block 2, and then through 19, to central central storage. The address of the cell is issued from block 2 on spikes 17. At the command "write information
пословно через шины 18 (адрес на шииах 17) поступает в блок 2, переписываетс на регистр 5, регистр 7 и далее побайтно через блок 8, интерфейс 21 передаетс внешнему устройству. Обмен данными с внешним устройством продолжаетс пока счет даиных, зафиксированный на регистре 4 и модифицированный в процессе передачи данных сумматором 6, не станет равным нулю. В наладочном режиме селекториый каналword for word through buses 18 (address on Shiax 17) goes to block 2, rewrites to register 5, register 7 and then byte-by-block through block 8, interface 21 is transmitted to an external device. The data exchange with the external device continues until the Dane's account, fixed on register 4 and modified during the transfer of data by adder 6, becomes zero. In the adjustment mode selector channel
исиолп ет тестовую программу, при этом блоки 9, 11, 13 и 14 и регистры 10 и 12 работают как внешнее устройство, а работа остальных блоков канала в основном не отличаетс от описанной. Адрес из блока 11 установки адреса через первый регистр 10 байтов выдаетс в блок 8, интерфейс 21 (22) и поступает на второй регистр 12 байтов по последовательности начальной выборки. При сравнении блоком 9 выданного и прин того адресов в интерфейсThe test program is unique, while blocks 9, 11, 13, and 14 and registers 10 and 12 operate as an external device, while the operation of the remaining blocks of the channel basically does not differ from that described. The address from the address setting block 11, via the first register of 10 bytes, is provided to block 8, interface 21 (22), and is fed to the second register of 12 bytes in an initial sampling sequence. When comparing block 9 issued and received addresses in the interface
22 выдаетс ответный адрес, который через блок 8 принимаетс на регистр 10 и также сравниваетс блоком 9. Блок 14 формировани команд выдает через регистр 10, блок 8 нервую команду (наиример, «читать) через интерфейс 21 (22). В ответ блок 14 формирует нулевой байт состо ни , который воспринимаетс через интерфейс 21 блоком 8. Далее блок 14 продолжает формировать контрольные байты данных, пересыла их по команде «читать22, a response address is issued, which is received by block 8 on register 10 and also compared by block 9. The command generation unit 14 issues through register 10, block 8 a nerve command (i.e., "read) via interface 21 (22). In response, block 14 generates a zero status byte, which is received via interface 21 by block 8. Next, block 14 continues to generate check data bytes, send them by the command "read
через регистр 10, блок 8, интерфейс 21 (22) на регистр 12, а по команде «писать через регистр 10, регистр 12, интерфейс 22 (21), блок 8 на регистр 10. В обоих случа х после пересылки очередного байта данных содержимое регистра 10 и 12 сравниваетс блоком 9. При сравнении тест нродолжаетс , нри несравнении сигнал ошибки выдаетс на шину 20.through register 10, block 8, interface 21 (22) to register 12, and using the command "write through register 10, register 12, interface 22 (21), block 8 to register 10. In both cases, after sending the next data byte, the contents registers 10 and 12 are compared by block 9. When comparing, the test is continued, in the case of non-comparison an error signal is output to bus 20.
При работе канала с реальным внешним устройством в предлагаемом канале шины интерфейса ввода-вывода, незан тые передачей ииформации, используютс дл профилактического (предварительного) контрол . В контрольном режиме блок 13 формировани управл ющих сигналов посто нно анализируетWhen the channel operates with a real external device in the proposed channel of the I / O interface bus, unused by the transmission of information, it is used for preventive (preliminary) control. In the control mode, the control signal generation unit 13 continuously analyzes
состо ние управл ющих шин: «требованиеcontrol bus condition: "requirement
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2137973A SU545981A1 (en) | 1975-05-26 | 1975-05-26 | Selector channel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2137973A SU545981A1 (en) | 1975-05-26 | 1975-05-26 | Selector channel |
Publications (1)
Publication Number | Publication Date |
---|---|
SU545981A1 true SU545981A1 (en) | 1977-02-05 |
Family
ID=48228023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2137973A SU545981A1 (en) | 1975-05-26 | 1975-05-26 | Selector channel |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU545981A1 (en) |
-
1975
- 1975-05-26 SU SU2137973A patent/SU545981A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4831514A (en) | Method and device for connecting a 16-bit microprocessor to 8-bit modules | |
GB1423409A (en) | Input/output system for a microprogramme digital computer | |
JPS58105366A (en) | Microcomputer having debug function | |
SU545981A1 (en) | Selector channel | |
JP2923786B2 (en) | Semiconductor file memory and storage system using the same | |
GB2211325A (en) | DMA controller | |
SU1550524A1 (en) | Device for interfacing processor and external unit | |
Naivar | CAMAC to GPIB interface | |
SU627472A1 (en) | Interface | |
SU911501A2 (en) | Exchange control device | |
SU1262511A1 (en) | Interface for linking two electronic computers | |
SU628482A1 (en) | Interface | |
SU561955A1 (en) | Multiplex channel | |
Brenner et al. | CAMAC extended branch serial driver | |
SU1539787A1 (en) | Multichannel processor-to-subscribers interface | |
SU596938A1 (en) | System for interfacing terminal devices with computer | |
SU693364A1 (en) | Device for interfacing with main | |
JPS54140439A (en) | Composite computer device | |
SU744538A1 (en) | Multiprogramme interface | |
SU1029175A2 (en) | Selector channel | |
SU641438A1 (en) | Device for interfacing main and auxiliary digital computers | |
SU809138A1 (en) | Exchange system | |
SU1434443A1 (en) | Arrangement for direct access to memory | |
SU879580A1 (en) | Multiplexer channel | |
KR930011348B1 (en) | Interface circuit between scsi and decoder ic |