SU628482A1 - Interface - Google Patents

Interface

Info

Publication number
SU628482A1
SU628482A1 SU752173300A SU2173300A SU628482A1 SU 628482 A1 SU628482 A1 SU 628482A1 SU 752173300 A SU752173300 A SU 752173300A SU 2173300 A SU2173300 A SU 2173300A SU 628482 A1 SU628482 A1 SU 628482A1
Authority
SU
USSR - Soviet Union
Prior art keywords
block
input
computer
information
output
Prior art date
Application number
SU752173300A
Other languages
Russian (ru)
Inventor
Олег Борисович Бахчисарайцев
Станислав Анатольевич Васильев
Михаил Михайлович Вербицкий
Александр Абрамович Гринберг
Самуил Матвеевич Мессерман
Владимир Владимирович Митюк
Павел Александрович Никитин
Валерий Николаевич Пилипец
Нина Васильевна Щербакова
Игорь Васильевич Юленков
Original Assignee
Предприятие П/Я А-7284
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7284 filed Critical Предприятие П/Я А-7284
Priority to SU752173300A priority Critical patent/SU628482A1/en
Application granted granted Critical
Publication of SU628482A1 publication Critical patent/SU628482A1/en

Links

Description

Изобретение относитс  к обласги вы- числительной техники н может быть нопользовано дл  обмена информации между озум  электронными вычислительными машннамв .The invention relates to the field of computer technology and can be used to exchange information between an array of electronic computing machines.

Известны устройства lj дл  сопр жениа нескольких ЭВМ, сод жащие блок инфсрмацин, св занный с основной пам тью, блокв управлений вводом выводом в выполн ющие функ1Ши сопр жени  между ЭВМ и устройствамн ввода-шлвода .Devices lj for interfacing several computers are known, which contain an information storage unit associated with the main memory, input control input terminals to the performing interworking functions between the computer and input-shvod devices.

Недостатком таких устройств  вл емс  слс кность конструкции.The disadvantage of such devices is the design loyalty.

Наиболее близким к данному изобретеиию по техническому решению  вл етс  устройство дл  сопр жени  вычислительной машины с периферийными устройствами ввода-вывода, содержащее блок регистров, соелиненный аыходом с информационным входом блока «входных элементов И, управл кицие входы которых и у№равл юшие входы блока регистров подклк чены к первому и второму выходам блока управлени , соединенного третьим выходом According to the technical solution, the closest to this invention is a device for interfacing a computer with I / O peripheral devices, containing a register block connected by an output to the information input of the input elements block AND, the control inputs of which are connected to the first and second outputs of the control unit connected to the third output

с первым выходом устройства, а первым и вторым входом - соответственно с управл ющим входом устройства и выходом блока синхронизации, первый вход которого подключен к первому входу блока управлени , первый информационный вход блока регистров  вл етс  первым информационным входом устройства.With the first output of the device, and the first and second inputs, respectively, with the control input of the device and the output of the synchronization unit, the first input of which is connected to the first input of the control unit, the first information input of the register unit is the first information input of the device.

Недостаток этого устройства заключаетс  в том, что при с ганизации обмена информацией между двум  разноскоростными специализированными машинами требуетс  двойной комплект оборудовани  Кроме того режим отладки рабочей программы , требующей работы обоих ЭВМ, обуславливает долопнительаую аппаратуру дл  приостановки быстродействующей 9BN{ и ввода в нее соответствующей команды .The disadvantage of this device is that when arranging the exchange of information between two different-speed specialized machines, a double set of equipment is required. Furthermore, the debugging mode of the work program, requiring the operation of both computers, causes additional equipment to suspend the high-speed 9BN {and enter the corresponding command.

Пелью изобрегени   вл етс  упрощение устройства.The invention is a simplification of the device.

Claims (2)

Это достигаетс  тем, что в предлагаемое устройство введены блок хранени  команд и блок входных элементов И, причем первый и второй выхош.1 блока вход 6 йых элементов И  вл ютс  соответственно первым и вторым информационным Fibl- хопами устройства, второй информационный вход которого и выход блока хранени  команд подключены к соответствукьшим информационным входам блока входных элементов И, информационный выход и угфавл ющий вход которого соединены соответственно со вторым информационным входом блока регистров и четвертым выходом блока управлени , п тый выход которого соединен с управл ющим входом блока :фанени  команд и  вл етс  вторым выходом устройства, второй управл ющий вход устройства соединен со вторым упра л ющим входом блока синхронизации, командный вход устройства подключен к ин формационному входу блока хранени  команд . На чертеже показана б ок-схема устройства , содержаща  блок 1 регистров, блок 2 выходных элементов И, блок 3 входных элементов И, блок 4 управлени  блок 5 синхронизации, блок 6 хранени  команд, быстродействующую ЭВМ 7, мед леннодействующую ЭВМ 8 и блок 9 формировани  команд. Устройство работает следующим o6patзом . Пусть например, быстродействующа  М 7 и медленнодействуйэща  ЭВМ 8 выполн ют одну программу, причем так, что ЭВМ 7  вл етс  ведущей, а ЭВМ 8 ведомой. В этом режиме ЭВМ 7 пере сылает в ЭВМ 8 данные, последн   по этим данным отрабатывает некоторую за дачу и -выдает результаты в :ЖМ 7. Гфи необходимости передавать информацию М 7 выдает сигнал по первому управл ющему входу, запуска  этим блок 4 управлени  и блок 5 синхронизации . Блок 4 транслирует сигнал на управл ющий выход устройства в ЭВ 8 и разрешает запись информационного слова в блок 1 регистров, где при необходимости производитс  преобразование формата слова ЭВМ 7 в формат слова ЭВМ 8. По получении сигнала от ЭВМ 8 через блок 5 синхронизации блок 4 уп равлени  выдает сигнал на блок 2 и информационное слово поступает на второй информационный выход устройства в ЭВМ 8. Далее блок 4 управлени  с помощью блока 5 синхронизации получает и выдает соответствующие управл ющие сигналы в ЭВМ 7 и ЭВМ 8, регулиру  таким образом передачу из ЭВМ 7 в ЭВМ 8. Аналогичным образом реализуетс  передача информации из ЭВМ 8 в .ЭВМ 7. В этом случае информаци  в блок 1 ре2 гист{1ов вводитс  через блок 3 входных элементов И из Э1ЛМ 8, а далее через блок 2 выводитс  в ЭВМ 7. li случае, если одна из ЭВМ не может обмениватьс  в асинхронном режиме, то устройство при помощи команды, хран щейс  в блоке 6, прервет передающую ЭВМ в нужный момент, причем, этот момент определ етс  априорно, также как и команда записываетс  в блок 6 до начала работы. В этом случае блок 4 управлени  после заданного числа переданных информационных слов через блок 3 переписывает команду в блок 1 и далее она вводитс  в передающую ЭВМ стробированием первого или второго выхода блока 2 выходных клапанов. Аналогичным образом осу дествл етс  обмен информации в отладочном режиме. В этом случае работа может осуществл тьс  с одной из ЭВМ в. автономном режиме , причем имитаци -сигналов другой ЭВМ выполн етс  блоком б, в который эти cvirналы поступают по командному входу уст ройства из внешнего блока формировани  команд. При работе в указанном режиме в блок 6 может быть записана совокупность команд или отдельна  команда. Программист , контролиру  работу программы по выводным устройствам ЭВМ, имеет возможность оперативного вмешательства путем формировани  соответствующих команд , вводимых с блока 9. Таким образом, устройство обеспечивает при минимальном оборудовании обмен информации между двум  ЭВМ, имеющими разные скорости и форматы слов. Необходимо отметить, что при необходимости электрического согласовани  на входах ЭВМ должны устанавливатьс  блоки пр мопередаквдих усилителей, обеспечивающих прохождение электрических сигналов. Формула изобретени  Устройство дл  сопр жени , содержащее блок регистров, соединенный выхбдом с информационным входом блока выходных элементов И, управл ющие exozifai которого и управл ющие входы блока регистров подключены к первому и второму выходам блока управлени , соединенного третьим выходом с первым выходом устройства , а первым и вторым входом - соответственно с управл ющим входом устройства и выходом блока синхронизации, первый вход которого подключен к первсму входу блока управгени , первый информаионный вход блока регистров  вл етс  ервым и.1формационным входом ycTpcjAcTэа , отличающеес  гем, ч го, с целью упрощени  устройства, в него введены блок хранени  команд и блок входных элементов И, причьм первый и второй выходы блока входных элементов И  вл ютс  соответственно ne-iBbiM и вторы информационными выходами устройства, рой информационный вход которого и выход блока хранени  комаЕщ подключены к сдэответствующим информационным входам блока входных элементов И, информа ционный выход и управл ющий вход которого соединены соответственно со вторым информационным входом блока регистров и четвертым выходом блока управлени , п тый ьыход которого соединен с упра&. л ющим входом блока управлени  команд и  вл етс  вторым выходом усгройсгва, второй управл ющий вход устройства соеаинен со вторым управл оощим входом блоки синхронизации, кокшндный вход усгройсг ва подключен к информационному входу блока хранени  команд. Источники информации, прин тые во внимание при экспертизе: 1.Патент США № 3728693, кл. Q 06 F 3/00, 1973. This is achieved by the fact that the instruction storage unit and the input element block AND are entered into the proposed device, with the first and second outputs 1 of the input of the 6th elements of AND being the first and second information Fibl-Hops of the device, the second information input of which and the output of the command stores are connected to the corresponding information inputs of the block of input elements I, the information output and the uglavlny input of which are connected respectively to the second information input of the block of registers and the fourth output of the block Single control, a fifth output is connected to a control input of the block: faneni commands and is a second output device, a second control input device connected to the second sound control l yuschim input sync block, the command input device connected to yn formational Valid commands the storage block. The drawing shows a block diagram of a device comprising a block 1 of registers, a block 2 of output elements And, a block 3 of input elements And, a block 4 of control block 5 of synchronization, a block 6 of storing commands, a high-speed computer 7, a slow-acting computer 8 and a block 9 of formation teams. The device works as follows. Let, for example, a high-speed M 7 and a slow-acting computer 8 execute one program, and so that the computer 7 is the master and the computer 8 is the slave. In this mode, the computer 7 sends data to the computer 8, the latter processes a certain task from these data and produces the results in: ЖМ 7. If you need to transfer information, M 7 issues a signal on the first control input, start this control unit 4 and the unit 5 sync. Block 4 translates the signal to the control output of the device in EV 8 and allows writing the information word to block 1 of registers, where, if necessary, the format of the computer word 7 is converted into computer word format 8. Upon receiving a signal from the computer 8 via block 5 synchronization unit 4 pack This signal outputs to block 2 and the information word is fed to the second information output of the device in computer 8. Next, control block 4, using synchronization block 5, receives and outputs the corresponding control signals to computer 7 and computer 8, adjusting this way The transfer from the computer 7 to the computer 8. In a similar way, information is transferred from the computer 8 to the computer 7. In this case, the information in block 1 of the register {1 is entered through block 3 of the input elements I from E1LM 8, and then through block 2 is output in computer 7. If one of the computers cannot exchange asynchronously, the device using the command stored in block 6 will interrupt the sending computer at the right time, and this moment is determined a priori, as well as the command in block 6 before starting work. In this case, control block 4, after a specified number of information words transmitted through block 3, rewrites the command to block 1 and then it is entered into the transmitting computer by gating the first or second output of block 2 output valves. Similarly, the exchange of information is carried out in debug mode. In this case, work can be carried out with one of the computers. offline, and the imitation of the signals of the other computer is performed by block b, into which these codes arrive at the command input of the device from the external command generation unit. When operating in the specified mode, in block 6, a set of commands or a separate command can be recorded. The programmer, who controls the work of the program on computer output devices, has the possibility of operative intervention by forming the corresponding commands entered from block 9. Thus, the device provides, with minimal equipment, the exchange of information between two computers that have different speeds and word formats. It should be noted that, if necessary, electrical matching at the inputs of the computer should be installed blocks of pre-transmission amplifiers that ensure the passage of electrical signals. Claims device for interfacing, containing a block of registers, connected to the information input of the output element block I, whose control exozifai and control inputs of the register block are connected to the first and second outputs of the control block connected by the third output to the first output of the device, and the first and the second input, respectively, with the control input of the device and the output of the synchronization unit, the first input of which is connected to the first input of the control unit, the first information input of the unit is a register is the first and the input ycTpcjAcTаa input, different heme, and, in order to simplify the device, a command storage unit and input input unit AND are entered into it, and the first and second outputs of the input input unit AND are respectively ne-iBbiM and second information device outputs, the swarm of the information input of which and the output of the storage unit are connected to the corresponding information inputs of the block of input elements I, the information output and control input of which are connected respectively to the second information input register unit and the fourth output of the control unit, fifth yhod is connected to the sound control &. The second input of the command control unit is the second output of the control unit, the second control input of the device is connected to the second control input of the synchronization units, the control input of the control unit is connected to the information input of the command storage unit. Sources of information taken into account in the examination: 1. US Patent No. 3728693, cl. Q 06 F 3/00, 1973. 2.Вопросы радиоэлектроники сери  Электронно-вычислительна  техника , вып. 7, 1974.2. Issues of radio electronics series Electronic computer technology, vol. 7, 1974.
SU752173300A 1975-09-19 1975-09-19 Interface SU628482A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU752173300A SU628482A1 (en) 1975-09-19 1975-09-19 Interface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU752173300A SU628482A1 (en) 1975-09-19 1975-09-19 Interface

Publications (1)

Publication Number Publication Date
SU628482A1 true SU628482A1 (en) 1978-10-15

Family

ID=20632059

Family Applications (1)

Application Number Title Priority Date Filing Date
SU752173300A SU628482A1 (en) 1975-09-19 1975-09-19 Interface

Country Status (1)

Country Link
SU (1) SU628482A1 (en)

Similar Documents

Publication Publication Date Title
US4780819A (en) Emulator system utilizing a program counter and a latch coupled to an emulator memory for reducing fletch line of instructions stored in the emulator memory
GB1048427A (en) A data processor input-output control system
GB886889A (en) Improvements in memory systems for data processing devices
KR920006617B1 (en) Multiprocessor system
US3668650A (en) Single package basic processor unit with synchronous and asynchronous timing control
SU628482A1 (en) Interface
US3343132A (en) Data processing system
US3248707A (en) Semi-asynchronous clock system
JPS57130150A (en) Register control system
US3170142A (en) Data processing machine
SU591850A1 (en) Digital computer -to-peripherals interface
SU545981A1 (en) Selector channel
US3426329A (en) Central data processor for computer system having a divided memory
SU641438A1 (en) Device for interfacing main and auxiliary digital computers
SU506847A1 (en) Communication device
JPS6061859A (en) Data communication system of microcomputer
SU746532A1 (en) Microprocessor
SU752318A1 (en) Multiplexor channel
US4916601A (en) Means for transferring firmware signals between a control store and a microprocessor means through a reduced number of connections by transfer according to firmware signal function
SU734656A1 (en) Device for intercomplex interfacing
SU798853A1 (en) Processor with reconfiguration
SU1070557A1 (en) Firmware processor
SU691846A1 (en) Uniform computing medium cell
SU769523A1 (en) Device for interfacing homogeneous computing system
JPS6019823B2 (en) information processing equipment