SU531153A1

SU531153A1 - Cube Maker

Info

Publication number: SU531153A1
Application number: SU2062190A
Authority: SU
Inventors: Виталий Петрович Боюн; Леонид Григорьевич Козлов; Владимир Михайлович Михайлов
Original assignee: Ордена Ленина Институт Кибернетики Ан Украинской Сср
Priority date: 1974-09-19
Filing date: 1974-09-19
Publication date: 1976-10-05

Description

1one

Изобретение относитс к области вычислительной техники.This invention relates to the field of computing.

Известно устройство дл возведени в степень, содержащее регистры, квадратор и умножители, и построенное в соответст- ВИИ с определенного вида матрицами 1. Недостатком его вл етс большой объем аппаратуры.A device for exponentiation, containing registers, quadrant and multipliers, and constructed according to a certain type of matrices is known. Its disadvantage is a large amount of equipment.

Наиболее близким техническим решением к данному изобретению вл етс устройство дл возведени в куб 2, содержащее Празр дный счетчик, 2 П - разр дный сумматор , 3 П разр дный сумматор результата, три группы элементов И и два элемента задержки. Выход счетчика через первую группу элементов И соединен со 2 - по ( П + 1)-й входами сумматора, выход которого соединен со 2-го по (2 П + 1)-й входами сумматора результата через вторую группу элементов И. Вход счетчика соединен с выходом первого элемента задержки , вход которого соединен с управл ющими входами элементов И первой группы и выходом второго элемента задержки, вход The closest technical solution to this invention is a device for building into a cube 2, containing a Prashny counter, 2 P - a bit adder, 3 P a bit result adder, three groups of elements And two elements of delay. The output of the counter through the first group of elements And is connected from the 2nd to the (P + 1) -th inputs of the adder, the output of which is connected from the 2nd to the (2 P + 1) -th inputs of the result adder through the second group of elements I. The input of the counter is connected with the output of the first delay element, the input of which is connected to the control inputs of the AND elements of the first group and the output of the second delay element, the input

которого соединен с информационны.) БХО-дом устройства.which is connected to the information.) BHO-home device.

Известное устройство не позвол ет попу-чать куб последэвательного кода числа, поступающего старшими разр дами вперед, поскольку устройство предназначено только дл возведени в куб последовательности импульсов ,The known device does not allow the cube of the possevelevative code to number the number arriving in the upper bits, since the device is intended only for building in a cube a sequence of pulses

С целью расширени ф нкциональнь х возможностей устройства, в нем инфорьабционный вход устройства соед1шен с управл ющими входами элементов И второй группы. Вход младшего разр да сумматора соед1-шен с управл ющими входами тов И первой грут1пы, выходы которых соед1шены с 1-го по П -и входами cyMKiaтора результата; выход сумматора соединен с 1-го по 2 ti -и входами cjT iMaTopa результата через эле ;енты И третьей группы , управл ющие входы которой соединены с выходом первого элемента задержки, а управл ющий вход устройства соединен с управл ющими входами счетчика, сумматора и сумматора результата.In order to expand the functionality of the device, in it the informative input of the device is connected to the control inputs of the AND elements of the second group. The input of the younger digit of the adder is connected with the control inputs of comrade I of the first group, the outputs of which are connected with the 1st through the Uth input of the cyMKia result generator; the output of the adder is connected from the 1st to the 2nd ti and the cjT iMaTopa inputs of the result through the elements AND of the third group, the control inputs of which are connected to the output of the first delay element, and the control input of the device is connected to the control inputs of the counter, adder and adder result.

Схема предлагаемого устройства приведена на чертеже.The scheme of the proposed device shown in the drawing.

Устройство содержит п -разр дный счетчик 1, 2 П -разр дный сумматор 2, Зпразр дный сумматор результата 3, триThe device contains a n-bit counter 1, 2 a n-bit total adder 2, a third adder result 3, three

группы элементов И 4, два элемента задержки 5.groups of elements And 4, two elements of delay 5.

Предлагаемое устройство работает следующим образом.The proposed device works as follows.

С приходом управл ющего импульса на управлгоощий вход 6 устройства происходит сдвиг содержимого счетчика 1 и сумматоров 2 и 3 соответственно на один, два и три разр да влево, затем на информационный вход 7 устройства поступает старший разр д последовательного кода. При наличи единицы в данном разр де к содержимому сумматора результата 3 прибавл етс со сдвигом на один разр д влево код из сумматора 2. Через времЯ) определ емое вторым элементом задержки 5, содержимое счетчика 1 передаетс на входы 1 - п сумматора результата 3 и на входы 2 - п + 1 сумматора 2, а в младший разр д сумматора 2 прибавл етс единица. Через врем определ емое первым элементом задержки 5, на входы 1 - 2п сумматора результата 3 передаетс содержимое сумматора 2, и данный разр д записываетс в младший разр д счетчика 1,With the arrival of the control pulse to the control input 6 of the device, the contents of the counter 1 and adders 2 and 3 are shifted by one, two and three bits to the left, then the most significant bit of the serial code is sent to the information input 7 of the device. When there is a unit in this bit, the code from the adder 2 is added to the result of the adder 3 by left-shifting left from the adder 2. After time) determined by the second delay element 5, the contents of counter 1 are transmitted to inputs 1 - n of the adder of result 3 and inputs 2 - n + 1 adder 2, and one is added to the low-order bit of adder 2. After a time determined by the first delay element 5, the contents of the adder 2 of the result 3 are transferred to the inputs 1-2 of the adder 2, and this bit is written to the low-order bit of counter 1,

Аналогичные вычислени провод тс дл каждого разр да последовательного кода числа, поступающего на информационный вход устройства.Similar calculations are performed for each digit of the serial number code entering the information input of the device.

Таким образом, за п тактов (где п - число разр дов последовательного кода чисел ) предлагаемое устройство позвол ет получить в сумматоре результата 3 куб, а в сумматоре 2 - квадрат последовательного кода числа, поступающего старшими разр дами вперед на информационный вход.Thus, for n steps (where n is the number of digits of a consecutive code of numbers), the proposed device allows to get 3 cubes in the result adder, and adder 2 - the square of the sequential code of the number entered by the leading bits ahead to the information input.

Claims

1. USSR Author's Certificate No. 280279, Q 06 G 7/52 of 14.05. 1969.

2. USSR author's certificate

No. 491129, G 06 F 7/52 of 01.02. 1974.

and