SU855652A1 - Device for comparing numbers - Google Patents

Device for comparing numbers Download PDF

Info

Publication number
SU855652A1
SU855652A1 SU792842004A SU2842004A SU855652A1 SU 855652 A1 SU855652 A1 SU 855652A1 SU 792842004 A SU792842004 A SU 792842004A SU 2842004 A SU2842004 A SU 2842004A SU 855652 A1 SU855652 A1 SU 855652A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
elements
inputs
counter
counters
Prior art date
Application number
SU792842004A
Other languages
Russian (ru)
Inventor
Юрий Давидович Полисский
Original Assignee
Научно-исследовательский и опытно-конструкторский институт автоматизации черной металлургии
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-исследовательский и опытно-конструкторский институт автоматизации черной металлургии filed Critical Научно-исследовательский и опытно-конструкторский институт автоматизации черной металлургии
Priority to SU792842004A priority Critical patent/SU855652A1/en
Application granted granted Critical
Publication of SU855652A1 publication Critical patent/SU855652A1/en

Links

Description

(54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ЧИСЕЛ(54) DEVICE FOR COMPARING NUMBERS

1one

Изобретение относитс  к автоматике и вычислительной технике и может бьать использовано в системах дискретного управлени  и ЭВМ.The invention relates to automation and computing and can be used in discrete control systems and computers.

Известно устройство .цл  сравнени  чисел, использующее суммирующие счетчики . Вначале на один суммирующий счетчик поступают единицы первого числа. После окончани  поступлени  первого числа подаютс  единичные импульсы на оба счетчика до переполнени  первого счетчика. Затем на оба счетчика подаютс  единищл второго числа. Если это число больше nei вого , по вл етс  сигнал переполнени  второго счетчика ij.A device is known. Total number comparisons using summation counters. First, the units of the first number arrive at one summing counter. After the arrival of the first number, single pulses are applied to both counters until the first counter overflows. Then, the second number is fed to both counters. If this number is larger than the second, the second counter overflow signal ij appears.

Недостатком данного устройства  вл етс  низкое быстродействие.The disadvantage of this device is low speed.

Наиболее близким к предлагаемому  вл етс  устройство дл  сравнени  чисел, содержащее регистры сравниваемых чисел/ поразр дно первый и второй э.пементы И и элемент ИЛИ, общий дл  всего устройства п входовой элемент И и при существенно большем быстродействии выдает результат сравнени  в виде А В и А j ВThe closest to the present invention is a device for comparing numbers, containing registers of compared numbers / bits of the first and second e.pements And and the OR element, common for the whole device and the input element And, with a significantly higher speed, gives the result of the comparison in the form of A B and A j b

flНедостатком данного устройстваflThe disadvantage of this device

 вл ютс  ограниченные функциональные возможности (устройство не определ ет А7ВиА В), а также использование многовходового элемента И.are limited functionality (the device does not define an Av7VAA B), and the use of a multi-input element I.

Цель изобретени  - расширение фу 1кциональных возможностей за счет формировани  результата сравнени  на больше и меньше.The purpose of the invention is to expand the functional possibilities by forming the result of the comparison by more and less.

Поставленна  цель достигаетс  тем, что в устройстве дл  сравнени  The goal is achieved by the fact that in the device for comparison

10 чисел,содержащем два счетчика, группы элементов И, элементы И, ИЛИ, распределитель импульсов, причем пр мой выход cTajMnero разр да первого счетчика соединен с первыми выходами10 numbers containing two counters, groups of elements AND, elements AND, OR, pulse distributor, and the direct output cTajMnero of the discharge of the first counter is connected to the first outputs

15 первого и второго элементов И, инверсный выход старшего разр да первого счетчика соединён с первыми входами третьего и четвертого элемен тов И, пр мой выход старшего разр 20 да второго счетчика соединен со вторыми входами первого и четвертого элементов И, инверсный выход старшего разр да второго счетчика подключен ко вторым входам второго и тре25 тьего элементов И, вход запуска устройства подключен ко входу распределител  импульсов, каж.цый 1-ый выход которого, где i 1, 2, 3,.. . п - 1, п - число разр дов «сравнивае30 мых чисел,соединен с первыми входами15 of the first and second elements I, the inverse output of the high bit of the first counter connected to the first inputs of the third and fourth elements I, the direct output of the high bit 20 and the second counter connected to the second inputs of the first and fourth elements I, the inverse output of the high bit of the second the counter is connected to the second inputs of the second and third elements AND, the device start input is connected to the input of the pulse distributor, each first output of which, where i 1, 2, 3, ... n - 1, n - the number of bits “of the compared 30 numbers, connected to the first inputs

-j -ых элементов И первой и второй групп, выход каждого i-ro элемента И первой группы подключен ко входам вычитани  i-го разр да первого и втрого счетчика, выход каждого i-ro элемента И второй группы соединен со входами сложени , i-ro разр да первого и.второго счетчиков, выходы второго и четвертого элементов И подключены ко входам элемента ИЛИ, выход которого соединен со входом управлени  распределител  импульсов , выход первого элемента И подк тючен ко вторым входам элементов И первой группы, выход третьего элемента И соединен со вторыми входами элементов И второй группы.-j-th elements of the first and second groups, the output of each i-ro element and the first group is connected to the subtraction inputs of the i-th digit of the first and second counters, the output of each i-th element and the second group is connected to the addition inputs, i- ro bit of the first and the second counters, the outputs of the second and fourth elements AND are connected to the inputs of the OR element, the output of which is connected to the control input of the pulse distributor, the output of the first element And the sub element to the second inputs of the And elements of the first group, the output of the third element And is connected to second entrances And the elements of the second group.

На чертеже представлена схема устройства.The drawing shows a diagram of the device.

Устройство содержит счетчики 1 и 2 со входами сложени  и вычитани  в каждом разр де, кроме старшего, группы элементов И 3 , 3,, , , 3,, 4 , 42,,.. 4,, элементы И 5-8, элемент ИЛИ 9, распределитель 10 импульсов , шину 11 запроса.The device contains counters 1 and 2 with inputs for addition and subtraction in each category, except for the senior, group of elements AND 3, 3 ,,,, 3, 4, 42 ,, .. 4 ,, elements AND 5-8, element OR 9, the distributor 10 pulses, the bus 11 request.

Устройство работает следующим образом.The device works as follows.

Сравниваемые числа А и В записываютс  в счетчики 1 и 2. На шину 11 запроса подаетс  сигнал включени , В том случае, если сравниваемые числа расположены в разных половинах диапазонов счетчика, имеетс  сигнал на пр мом выходе триггера старшего разр да того счетчика, в котором записано число второй половины (большее число). Этот случай, соответствующий соотношению А В или А В, индицируетс  сигналом на выходе элемента ИЛИ 7 или 8, При сигнал с выхода элемента ИЛИ 9 запирает элемент управлени , в качестве которого может быть использован , например, распределитель импульсов или кольцевой сдвигакнций регистр с единицей в одном разр де. Если же сравниваемые числа расположены в одной, например, второй половине диапазона, то сигнал с первоrd выхода элемента управлени  проходит через подготовленный элемент И (n-l)-ro разр да на входы вычитани  (n-l)-ro разр да обоих счетчиков, уменьша  каждое из чисел на 2, Если после этого числа в счетчиках окажутс .в разных половинах диапазона , то сигнал на выходе элемента И Т или 8 укажет на соотношение А или А В. Если же числа в счетчиках снова попадут в одну половину диапазона, например первую, то сигнал со второго выхода распределител 10 импульсов через подготовленный элемент 4(п-2)-го разр да поступает на входы сложени  (п-2)-го разр да обоих счетчиков, увеличива  каждое из чисел на ,С поступлением сигнала с каждого очередного выходаThe compared numbers A and B are recorded in counters 1 and 2. On the request bus 11, an enable signal is given. If the compared numbers are located in different half of the counter ranges, there is a signal at the forward output of the high-order trigger of the counter in which number of the second half (greater number). This case, corresponding to the ratio A B or A B, is indicated by a signal at the output of the element OR 7 or 8. When the signal from the output of the element OR 9 locks the control element, which can be used, for example, a pulse distributor or ring shift, a register with a unit in one bit de. If the compared numbers are located in one, for example, second half of the range, then the signal from the first output of the control element passes through the prepared AND (nl) -ro bit element to the subtraction inputs (nl) -ro bit of both counters, decreasing each of the numbers by 2, If after this the numbers in the counters turn out to be in different half of the range, then the signal at the output of the element E T or 8 will indicate the ratio A or A B. If the numbers in the counters again fall into one half of the range, for example, the first one, then the signal from the second output of the distributor 10 impulse cos prepared through the element 4 (n-2) th discharge is supplied to the inputs of adding (n-2) th discharge both counters by increasing each of the numbers on the C signal with the arrival of each ordinary output

элемента 10 описанные операции повтор ютс , В результате, если А f В, то на каком-либо промежуточном такте или по окончании процесса сравнени  наличие сигнала на выходе 7 или 8 укажет на соотношение А В или , отсутствие сигналов на выходах обоих элементов И 7 и В на случай А В,element 10, the described operations are repeated. As a result, if A f B, then at any intermediate cycle or at the end of the comparison process, the presence of a signal at output 7 or 8 will indicate the ratio A B or, the absence of signals at the outputs of both elements And 7 and B in case AB,

Claims (2)

Формула изобретени Invention Formula Устройство дл  сравнени  чисел, содержащее два счетчика, группы элементов И, элементы И, ИЛИ, распределитель импульсов, причем пр мой ыход старшего разр да первого счетчика соединен с первыми выходам первого и второго элементов И, инверсный выход старшего разр да первого счетчика соединен с первыми входами третьего и четвертого элеме тов И, пр мой выход старшего разр да второго счетчика соединен со вторыми входами первого и четвертого элементов И, инверсный выход старшего разр да второго счетчика подключен ко вторым входам второго и третьего элементов И, отличаю щ е е с   тем, что, с целью расширени  функциональных возможностей за счет формировани  результата сравнени  на больше и меньше, в нем вход запуска устройства подключен ко входу распределител  импульсов , каждый i-ый выход которого где i 1,2,3,.., п-1, п - число разр дов сравниваемых чисел,соединен с первыми входами г-ых элементов И первой и второй групп, выход каждого i-го элемента И первой группы подключен ко входам вычитани  1-го разр да первого и второго счетчика , выход каждого -го элемента И второй группы соединен со входами сложени  i-гр разр да первого и второго счетчиков, выходы второго и четвертого элементов И подключены ко входам элемента ИЛИ, выход которого соединен со входом управлени  распределители импульсов, выход первого элементадИ подключен ко вторым входам элементов И первой группы, выход третьего элемента исоединен со BTOpbiMH входс1ми элементов И второй группы.A device for comparing numbers containing two counters, groups of elements AND, elements AND, OR, a pulse distributor, the direct output of the high bit of the first counter connected to the first outputs of the first and second elements AND, the inverse high output of the first counter connected to the first the inputs of the third and fourth elements And, the direct output of the high bit of the second counter is connected to the second inputs of the first and fourth elements And, the inverse output of the high bit of the second counter is connected to the second inputs of the second and the third And elements, differing from the fact that, in order to expand the functionality by generating a comparison result by more and less, in it the device start input is connected to the input of the pulse distributor, each i-th output of which i 1, 2,3, .., p-1, p is the number of bits of the numbers being compared, connected to the first inputs of the first elements of the first and second groups, the output of each i-th element of the first group is connected to the 1-th subtraction inputs Yes of the first and second counters, the output of each th element AND the second group of connections n with the addition inputs i-gr bits of the first and second counters, the outputs of the second and fourth elements AND are connected to the inputs of the OR element, the output of which is connected to the control input of the pulse distributors, the output of the first element I is connected to the second inputs of the AND elements of the first group, the output of the third element and combined with BTOpbiMH input elements AND the second group. Источники информации, прин тые во внимание при экспертизеSources of information taken into account in the examination 1,Авторское свидетельство СССР 297961, кл. G Об F 7/04, 1977,1, USSR Author's Certificate 297961, cl. G About F 7/04, 1977, 2.Гаврилов Ю.Б., Пучко А.Н. Арифметические устройства быстродействующих ЭЦВМ. М., Советское радио 1970, с. 151 (прототип).2. Gavrilov Yu.B., Puchko A.N. Arithmetic devices of high-speed digital computer. M., Soviet Radio 1970, p. 151 (prototype).
SU792842004A 1979-11-12 1979-11-12 Device for comparing numbers SU855652A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792842004A SU855652A1 (en) 1979-11-12 1979-11-12 Device for comparing numbers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792842004A SU855652A1 (en) 1979-11-12 1979-11-12 Device for comparing numbers

Publications (1)

Publication Number Publication Date
SU855652A1 true SU855652A1 (en) 1981-08-15

Family

ID=20860204

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792842004A SU855652A1 (en) 1979-11-12 1979-11-12 Device for comparing numbers

Country Status (1)

Country Link
SU (1) SU855652A1 (en)

Similar Documents

Publication Publication Date Title
SU855652A1 (en) Device for comparing numbers
US3151238A (en) Devices for dividing binary number signals
SU1262519A1 (en) Device for logical processing of information
SU703810A1 (en) Counter-type adder
US3192369A (en) Parallel adder with fast carry network
SU788104A1 (en) Gray code-to-parallel binary code converter
SU842785A1 (en) Converter of series binary quasicanonic modified code into parallel canonic code
SU922740A1 (en) Pulse-frequency multiplying-dividing device
SU660255A1 (en) Pulse distributor
SU993263A1 (en) Device for discriminating the last non-zero digit from series code
SU538495A1 (en) Multichannel pulse counter
SU771660A1 (en) Binary-to-bunary-decimal code converter
SU822182A2 (en) Device for computing the difference between two n-digit numbers
SU824446A1 (en) Reversible binary coded decimal pulse counter
SU737949A1 (en) Device for extraction of the third root
SU1136155A1 (en) Device for extracting square root
SU485502A1 (en) Shift register
SU421991A1 (en)
SU424142A1 (en) DEVICE COMPARISON OF TWO NUMBERS IN DIGITAL CODE
SU892697A1 (en) Pulse duration discriminator
SU744568A2 (en) Parallel accumulator
SU1032442A1 (en) Walsh signal generator
SU860061A2 (en) Matrix device for addition and multiplication
SU640244A1 (en) Time interval meter
SU947859A1 (en) Stochastic adder