Claims (2)
Поставдевва цепь достигаетс тем, что в устройство дл выделени последнего значещего разр да из последоватеш ного кода, содержащее регистр, первый и второй блоки эпеалентов И в блок утфавлени , грушш входов первого блока элементов И соедннева с выходами регистра, выходы первого блока элеме1ь тов И вл ютс выходами устройства, введен счетчик, причем блок ул1 1влеш1 содержит триггер, счетчик, регистр, эл&мент И и узел элементов И выход узда элементов И соединен с информационшлм входом счетчика устройства, счетный вход которого соединен с выходом элемента И и с входом с етчика блока управлении, инверсный и пр мой выходы триггера соединены соответственно с управл косшм BXof дом первого блока элементов И и с первым входом элемента И, тактовый вход устройства соединен с вторам входом элемента И, выход регистра блока управлени соединен с первым входом узла элементов И, второй вход которого соеди нен с входом запуска устройства, группа входов регистра устройства соединена с группой выходов второго блока элементов И, группа входов которого соединена с группой выходов счетчика устройства, интр формационный, вход устройства соединен с управл ющим входом второго блока эл& ментов И, нулевой и пр мой входы тригге ра соединены соответственно с, входом запуска устройства и с выходом счетчика блока управлени . На фиг. 1 приведена структурна схема устройства; на фиг. 2 - структурна схема узла управлени . Устройство (фиг. 1) содер сит счетчик 1, блок 2 элементов И, регистр 3, блок 4 элементов И, информационный вход 5 устройства, блок 6 управлени , выходы 7 устройства, вход 8 запуска устройства тактовый вход 9 устройства, информаии онный выход 10 блока управлени , такттовый выход 11 блока управлени , выход 12 разрешени блока управлени . Блок управлени (фиг. 2) содержит узел 13 элементов И, регистр 14, счетчик 15, триггер 16, элемент И 17. Устройство работает следующим образом . С приходом сигнала на вход 8 содержимое регистра начальных значений через узел 13 по выходу 10 блока 6 заноситс в счетчик 1. Кроме того, в блоке 6 устанавливаетс в единичное состо ние триггер 16, который через элемент И 17 разрешает прохождение тактовых импульсов на вход счетчика 15 и по выходу 11 блока на счетный вход счетчй .ка 1. Синхронно G пост.уплением тактовых импульсов на счетный вход счетчика 1 осуществл етс подача разр дов последогвательного кода ш вход 5. При этом в счетчике 1 подсчитываетс номер поступившего разр да, а кажда единица в последовательном коде по входу 6 открывает блок 2 элементов И и. осуществл ет передачу содержимого счетчика 1 в регистр 3. После прохождени последнего разр да последовательного кода в регистре 3 будет зафиксирован номер последнего разр да, имеющего единичное значение Счетчик 15 блока 6 осуществл ет подсчет количества тактовых импульсов, а следовательно, и количество разр дов в последовательном коде. Предварительно в счетчик 15 заноситс дополнительный код от заданного количества разр дов в последовательном коде, поэтому при прохождении заданного количества разр дов сметчик 15 переполн етс и импульсом переполнени сбрасывает в О триггер 1.6, который через элемент И 17 запр. щает прохождение тактовых импульсов по выходу 11 блока 6 на счетный вход счетчика 1. Кроме того триггер 16 своим нулевым выходом по выходу 12 блока 6 разрешает считывание зьфиксированного в регистре 3 номера выделенного разр да на выход 7. Если при работе устройства необход МО просто выдел ть номер старшего значащего разр да то в регистр 14 блока 6 заноситс нулевой код. Если необходимо к номеру выделенного разр да прибавить какое-то число, то в регистр 14 блока 6 перед началом работы устройства заноситс это число. Применение изобретени позвол ет повысить быстродействие устройства, сократить объем оборудовани и расширить функциональные возможности. Формула изобретени Устройство дл выделени последнего значащего разр да из последовательного кода, содержащее регистр, первый и второй блоки .элементов И и блок управлени , причем группа входов первого блока элементов И соединена с выходами регистра , выходы первого блока элементов И вл ютс выходами устройства, отличающеес , что, с целью расширени функциональных возможностей и повышени быстродействи , в него введен счетчик, причем блок управлени содержит триггер, счетчИк, регистр, элемент И и узел элементов И, выход узла элементов И соединен с информационным входом счетчика устройства, счетный вход которого соединен с выходсм элемента И и с входом счетчика блока управ.лени , инверсный и пр мой выходы триггера соединены соответственно с управл ющим входом первого блока элементов И и с первым входом элемента И, тактовый вход устройства соединен с вторым входом элемента И, выход регистра блока упра&лени соединен с первым входом узла элементов И, второй вход которого соединен с входом запуска устройства, группа входов регистра устройства соединена с группой выходов второго блика элементов 5 993 И, группа входов которого соединена с |руш1ой выходов счётчика устройства, вв формапионный вход устрб вства соединен с управл юшшъ входом второго блока алдментов И, нулевой н 1 р мой входы Tptnv. гера соединены соотвегствешю с входам запуска устройства и с а ходом счетчв ка боока управленвв.Postavtavdav chain is achieved by the fact that the device for the selection of the last significant bit from a sequential code containing the register, the first and second blocks of elements And into the unit of uvlavleni, pearsh inputs of the first block of elements And connected to the outputs of the register, the outputs of the first block of elements And I the outputs of the device, entered the counter, and the block Ul1 1vlesh1 contains a trigger, counter, register, electrical & And the node of the elements And the output of the bridle of elements And is connected to the information input of the counter of the device, the counting input of which With the output of the element I and with the input from the control unit sensor, the inverse and direct outputs of the trigger are connected respectively to the BXof control panel of the first block of elements And to the first input of the element And the clock input of the device is connected to the second input of the element I, the output of the register register control unit is connected to the first input of the node of elements I, the second input of which is connected to the start input of the device, the group of inputs of the register of the device is connected to the group of outputs of the second block of elements I, the group of inputs of which is connected to the group of outputs of the counter Single device intro formational, device input coupled to the control input of the second unit E & And, the zero and direct trigger inputs are connected respectively to the device start input and to the output of the control unit counter. FIG. 1 shows a block diagram of the device; in fig. 2 is a block diagram of the control node. The device (Fig. 1) contains the counter 1, block 2 of elements I, register 3, block 4 of elements I, information input 5 of the device, block 6 of control, outputs 7 of the device, input 8 of starting the device clock input 9 of the device, information output 10 the control unit, the clock output output 11 of the control unit, the output 12 of the resolution of the control unit. The control unit (Fig. 2) contains the node 13 of the elements And, the register 14, the counter 15, the trigger 16, the element And 17. The device works as follows. With the arrival of a signal at input 8, the contents of the register of initial values through node 13 at output 10 of block 6 are entered into counter 1. In addition, block 6 is set to one state trigger 16, which through element 17 allows clock pulses to enter the counter 15 and on output 11 of the block to the counting input of the counter. 1. Synchronously G post-clock clock pulse charging to the counting input of the counter 1 is applied to the bits of the sequence code w input 5. In this case, the number of the received bit and each one are counted in counter 1. and in sequential code at input 6 opens the block 2 of the elements And and. transmits the contents of counter 1 to register 3. After the last bit of the sequential code has passed, register 3 will record the number of the last bit having a single value. Counter 15 of block 6 counts the number of clock pulses and, therefore, the number of bits in the sequential code. An additional code from a predetermined number of bits in the sequential code is preliminarily entered into the counter 15, therefore, when a predetermined number of bits pass, the estimator 15 overflows and the overflow pulse resets the trigger 1.6 into O, which through I 17 will block. prevents the passage of clock pulses at output 11 of block 6 to the counting input of counter 1. In addition, the trigger 16 by its zero output at output 12 of block 6 permits reading of the number 7 of the highlighted bit to output 7. If the device does not need MO the number of the most significant bit, then in register 14 of block 6 a zero code is entered. If it is necessary to add some number to the number of the selected bit, then this number is entered in register 14 of block 6 before the device starts operation. The application of the invention allows to increase the speed of the device, reduce the amount of equipment and extend the functionality. Claims An apparatus for isolating a last significant bit from a sequential code comprising a register, first and second blocks of AND elements and a control unit, the group of inputs of the first block of elements AND connected to the outputs of the register, the outputs of the first block of elements AND, are outputs of the device characterized by that, in order to expand functionality and increase speed, a counter is entered into it, and the control unit contains a trigger, a counter, a register, an And element and an And element node, an output of an element And is connected to the information input of the device counter, the counting input of which is connected to the output of the element I and to the input of the counter of the control unit, the inverse and direct outputs of the trigger are connected respectively to the control input of the first block of elements And, and to the first input of the element I, clock the input of the device is connected to the second input of the element I, the output of the register of the control unit & laziness is connected to the first input of the node of the elements AND, the second input of which is connected to the start input of the device, the group of inputs of the register of the device is connected to the group you the second highlight moves of elements 5,993 I, the input group of which is connected to the | ruins of the device counter outputs; in the device's form, the device input is connected to the control input of the second block of altimen, And, zero and 1 row inputs of Tptnv. The hera is connected to the start inputs of the device and to the counting distance of the control board.
1212
Ш1Ш1
/ rv ГУ г k/ rv PG z k
А 1 i / tA 1 i / t
7 Г i 7 Г k7 Г i 7 Г k
фаг. f 3 Источшкв нвй юрмапвщ прин тые во вниманве врв экслюртиэе 1.Мультвпропессор ые выч слвте ь ные . Под ред. Я.А.Хетагурова. М., Знергв , 1971, с. 41-63. phage. f 3 Istochshkvvn yurmapvsch taken in attention vrvv eklurtieee 1. Multvprocessor svyazlnye. Ed. Ya.A.Hetagurov. M., Zergov, 1971, p. 41-63.
2.Майсфст С.А., Новиков Г. И. При к пы органвза1ши цифровых . Л,, Машнностроение, 1974,с.355 (прототип).2. Maisfst, SA, Novikov, GI. At k py organ digital bodies. L ,, Machine building, 1974, p.355 (prototype).