(5+) ЧАСТОТНО-ИМПУЛЬСНОЕ МНОЖИТЕЛЬНОДЕЛИТЕЛЬНОЕ УСТРОЙСТВО(5+) FREQUENCY-PULSE MULTIPLICATED DIVISION DEVICE
Изобретение относитс к автоматике и вычислительной технике. Известно частотно-импульсное делительное устройство, состо щее из усилител -ограничител , делител частоты, преобразовател интервалов времени в импульсы, элемента И 1. Недостатком устройства вл етс низко быстродействие и неравно ,мерность выходной частотно-импульсно последовательностиi Известно частотно-импульсное множительно-делительное устройство 21, состо щее из счетчиков импульсов, регистра, элементов И, элемента задержки , в котором производитс подсчет количества импульсов Nr частотой следовани , равной частоте делител f., , за посто нные временные интервалы to N. fvt;, (1)„ И деление на NL частоты делимого fi , Ь . ji ав - Х IT Недостатком эгоги устройства вл етс низкое быстродействие. Наиболее близким к изобретению вл етс частотно-импульсное множительно-делительное устройство, содержащее счетчики, регистры, элементы И, ИЛИ, задержки, причем счетный вход первого счртчика соединен с первым входом устройства, второй вход устройства соединен с входом первого элемента задержки, выход которого подключен к входу обнулени первого счетчика, выходы разр дов которого соединены с первыми входами соответствующих элементов И первой группы, вторые входы которых соединены с входом первого элемента задержки, а выходы соединены с входами соответствующих разр дов регистра, входы элеMeHtOB И второй группы соединены с выходами соответствующих разр дов первого счетчика и выходами соответствующих разр дов регистра, а выходы с входами элемента ИЛИ, выход которо3 го подключен к счетному входу втор счетчика, вход обнулени которого подключен к выходу второго элемент задержки, вход которого соединен с третьим входом устройства, входы элементов И третьей группы соединены с выходами соответствующих разр дов второго счетчика и третьим входом устройства, а выходы подключены к входам соответствующих разр дов второго регистра, входы элементов И четвёртой группы соединены с выходами соответствующих разр дов второго регистра и выходом третьего счетчика, а выходы соединены с входа .ми соответствующих разр дов треть госчетчика, счетный вход которого подключен к первому входу устройства , а выход - к выходу устройства . Недостатком данного устройства вл етс ограниченный диапазон изменени частот делимого и делител ввиду того, что частота, поступающа по первому входу устройства, должна превосходить значение частот , поступающих по второму и третьему входам устройства, из чего следует, что частота делител всегда превосходит частоту делимого. Цель изобретени - расширение области изменени значений делимого и делител . Дл достижени поставленной цели в частотнр-импульсном множитёльноделительном устройстве, содержащем счетчики, регистры, элементы И, ИЛИ, задержки, причем первый вход устройства соединен с счетным входом первого счётчика, выходы разр дов которого соединены с первыми входами соответствующих элементов И первой группы, вторые входы которых соединены с вторым входом устройства и входом первого элемента задержки, выход которого соединен с входом обнулени первого счетчика выходы элементов И первой группы соединены с входами соответствующих разр дов первого регистра, выходы разр дов которого соединеныг первыми входами соответствующих элемен тов И второй группы, вторые входы которых соединены с выходами соответствующих разр дов первого счетчика , выходы элементов И второй группы соединены с входами элемента ИЛИ, выходы разр дов второго счетчи ка соединены с первыми входами соот ветствующих .элементов И третьей 0 группы, вторые входы которых соединены с третьим входом устройства и входом второго элемента задержки, выход которого подключен к входу обнулени второго счетчика, выходы элементов И третьей группы соединены с входами соответствующих разр дов второго регистра, выходы которого подкт чены к первым входам элементов/ И четвертой группы, выходы которых соединены с входами соответств пощих разр дов третьего счетчика, выход которого соединен с выходом устройства и вторыми входами элементов И четвертой группы, согласно изобретению первый вход устройства соединен -с счетным входом второго счетчика , выход элемента ИЛИ соединен со счетным входом третьего счетчика. На чертеже дана блок частотно-импульсного множительно-делительного устройства. Устройство содержит счетчики 1-3, регистры 4 и 5, элементы И 6-9, элемент ИЛИ 10, элементы 11 и 12 з адержки. На входы 13-15 поступают последо вательности импульсов с частотами соответственно fQ, f. , f, с выхода t6 снимаетс последовательность импульсов с частотой . Работа устройства заключаетс в следующем. В течение периодов Т-| и Ti частот f и % в счетчиках 3 и 1 соответственно подсчитываютс количества импульсов N и Nrij частотой f о NT, (3) Nr f.T, (i) которые в начале следующих периодов г И Гп соответственно перенос тс из счетчиков Г и 3 в регистры i и 5Счетчики 1 и 3 при этом сбрасываютс в нуль. . Счетчик 3, регистр 5 элементы И 9 и элемент ИЛИ 10 образуют двоичный умножитель частоты, на выходе которого формируетс частотно-импугГьсна последовательность с частотой следовани импульсов , равной с где 2 - числова емкость счетчиков, 1-3 и регистров i и 5Счетчик 2, регистр и элементы И 7 образуют управл емый делитель частоты, на выходе которого формируетс частотно-импульсна последовательность с частотой следовани импульсов равной f - JLlJL- , (6) Tebw - irf ( 3) и (k) a с учетом выражений (S), - Ь. fa ( 7) l ftlUA - f7 В результате произведенного изменени св зей в предлагаемом устройстве мы получаем возможность зна чительного изменени соотношени частот делимого и делител (f, и f так как имеющиес в данном случае ограничени и не накла дывает ограничений на их соотношение .формула изобретени Частотно-импульсное множительно делительное устройство содержащее счетчики, регистры, элементы И, ИЛИ и задержки, причем первый вход устройства соединен с счетным входо первого счетчика, выходы разр дов которого соединены с первыми входам соответствующих элементов И первой группы, BTOpbie входы которых соединены с вторым входом устройства и входом первого элемента задержки, выход которого соединен с входом обнулени первого счетчика, выходы элементов И первой группы соединены с входами соответствующих разр дов первого регистра, выходы разр дов которого соединены с первыми входами соответствующих элементов И второй группы,- вторые входы которых соединены с выходами соответствующи разр дов первого счетчика, выходы элементов И второй группы соединены с входами элемента ИЛИ, выходы разр дов второго счетчика соединены с первыми входами соответствующих элементов И третьей группы, вторые входы которых соединены с третьим входом устройства и входоА второго 3)лемента задержки, выход которого подключен к входу обнулени второго счетмика, выходы элементов И третьей группы соединены с входами соответствующих разр дов второго регистра, вь|ходы которого подключены к первым входам элементов И четвертой группы, выходы которых соединены с входами соответствующих разр дов третьего счетчика, выход которого соединен с выходом устройства и вторыми входами элементов И четвертой группы, отличающ е е с тем, что, с целью расширени области изменени значений делимого и. делител , первый вход устройства соединен с счетным входом второго счетчика, выход элемента ИЛИ соединен с счётным входом третьего счетчика. Источники информации, прин тые во внимание при экспертизе 1.Карпов Р.Г. Техника частотноимпульсного моделировани . М., Машиностроение , 1969 с. 70. 2.Авторское свидетельство СССР t 96556. кл. G Об F 7/52, 197. . 3- Авторское свидетельство СССР по за вке № 2862969/18-24, кл. G Об F 7/68, 1979 (прототип).This invention relates to automation and computing. A pulse-frequency divider is known, consisting of an amplifier-limiter, a frequency divider, a time converter into pulses, an AND 1 element. The disadvantage of the device is low speed and unevenness, the dimensionality of the pulse-frequency-sequence output. The pulse-frequency multiplier-divider is known 21, consisting of pulse counters, a register, And elements, a delay element, in which the number of pulses Nr is counted with a frequency equal to the frequency of the divider f. , for constant time intervals to N. fvt ;, (1) "And the division by NL of the frequency of the dividend fi, b. ji av - X IT The disadvantage of the egos of a device is its low speed. The closest to the invention is a frequency-pulse multiplying-dividing device containing counters, registers, AND, OR, delay elements, the counting input of the first meter connected to the first input of the device, the second input of the device connected to the input of the first delay element. to the zeroing input of the first counter, the bit outputs of which are connected to the first inputs of the corresponding elements AND of the first group, the second inputs of which are connected to the input of the first delay element, and the outputs connected The inputs of the corresponding bits of the register, the inputs of the MeHtOB and the second group are connected to the outputs of the corresponding bits of the first counter and the outputs of the corresponding register bits, and the outputs from the inputs of the OR element whose output is connected to the counting input of the second counter, the zero input of which is connected to the output of the second delay element, the input of which is connected to the third input of the device, the inputs of the elements AND of the third group are connected to the outputs of the corresponding bits of the second counter and the third input of the device, and the outputs under The inputs to the corresponding bits of the second register, the inputs of elements AND of the fourth group are connected to the outputs of the corresponding bits of the second register and the output of the third counter, and the outputs are connected to the input of the corresponding bits of the third state counter, the counting input of which is connected to the first input of the device, and output - to the output device. The disadvantage of this device is the limited frequency range of the dividend and the divider due to the fact that the frequency received at the first input of the device must exceed the value of the frequencies received at the second and third inputs of the device, which means that the frequency of the divider is always greater than the frequency of the dividend. The purpose of the invention is to expand the domain of variation of the values of the dividend and the divisor. To achieve this goal in a frequency-pulse multiplying device containing counters, registers, elements AND, OR, delays, the first input of the device is connected to the counting input of the first counter, the outputs of the bits of which are connected to the first inputs of the corresponding elements AND of the first group, the second inputs which are connected to the second input of the device and the input of the first delay element, the output of which is connected to the zeroing input of the first counter; the outputs of the elements AND of the first group are connected to the inputs corresponding The first bits of the first register whose outputs of the bits are connected by the first inputs of the corresponding elements AND of the second group, the second inputs of which are connected to the outputs of the corresponding bits of the first counter, the outputs of the elements AND of the second group are connected to the inputs of the OR element, the outputs of the bits of the second counter are connected with the first inputs of the corresponding. elements AND the third 0 group, the second inputs of which are connected to the third input of the device and the input of the second delay element, the output of which is connected to the zeroing input of the second of the third group are connected to the inputs of the corresponding bits of the second register, the outputs of which are connected to the first inputs of elements / of the fourth group, the outputs of which are connected to the inputs of the corresponding bits of the third counter, the output of which is connected to the output of the device and the second inputs elements And the fourth group, according to the invention, the first input of the device is connected to the counting input of the second counter, the output of the OR element is connected to the counting input of the third counter. In the drawing, a block of a frequency-pulse multiplying-dividing device is given. The device contains counters 1-3, registers 4 and 5, elements AND 6-9, element OR 10, elements 11 and 12 of the support. The inputs 13–15 receive pulse sequences with frequencies, respectively, fQ, f. , f, from the output of t6, a sequence of pulses is taken at a frequency. The operation of the device is as follows. During periods T- | and Ti frequencies f and% in counters 3 and 1, respectively, are counted the number of pulses N and Nrij with frequency f о NT, (3) Nr fT, (i) which at the beginning of the next periods r And Hc respectively are transferred from the counters G and 3 into registers The i and 5 counters 1 and 3 are then reset to zero. . Counter 3, register 5, elements AND 9 and element OR 10 form a binary frequency multiplier, at the output of which a frequency-impulse sequence is formed with a pulse frequency equal to where 2 is the number capacity of the counters, 1-3 and registers i and 5 Counter 2, register And elements 7 form a controlled frequency divider, at the output of which a frequency-pulse sequence is formed with a pulse frequency equal to f - JLlJL-, (6) Tebw - irf (3) and (k) a with regard to expressions (S), - B. fa (7) l ftlUA - f7 As a result of the change in the connections in the proposed device, we get the possibility of a significant change in the ratio of the frequencies of the dividend and the divider (f, and f since there are restrictions in this case and does not impose restrictions on their ratio invention of the pulse-frequency multiplying separating device containing counters, registers, elements AND, OR and delays, with the first input of the device connected to the counting input of the first counter, the outputs of which bits are connected to the first inputs of the corresponding And the first group, BTOpbie whose inputs are connected to the second input of the device and the input of the first delay element, the output of which is connected to the zero input of the first counter, the outputs of the elements And the first group are connected to the inputs of the corresponding bits of the first register, the outputs of the bits of which are connected to the first the inputs of the corresponding elements And the second group, - the second inputs of which are connected to the outputs of the corresponding bits of the first counter, the outputs of the elements AND of the second group are connected to the inputs of the element OR, The bits of the second counter are connected to the first inputs of the corresponding elements of the third group, the second inputs of which are connected to the third input of the device and the input of the second 3) delay element, the output of which is connected to the zeroing input of the second counter, and the outputs of the elements of the third group are connected to the inputs of the corresponding bit The second register, the inputs of which are connected to the first inputs of elements of the fourth group, the outputs of which are connected to the inputs of the corresponding bits of the third counter, the output of which is connected to The output of the device and the second inputs of the elements of the fourth group, differing from the fact that, in order to expand the area of change of the values of the dividend and. divider, the first input of the device is connected to the counting input of the second counter, the output of the OR element is connected to the counting input of the third counter. Sources of information taken into account in the examination 1. Karpov RG Frequency pulse simulation technique. M., Mechanical Engineering, 1969 p. 70. 2. USSR author's certificate t 96556. cl. G O F 7/52, 197.. 3- USSR author's certificate for application number 2862969 / 18-24, cl. G About F 7/68, 1979 (prototype).