SU519766A1

SU519766A1 - Устройство дл контрол ферритовых матриц оперативной пам ти

Info

Publication number: SU519766A1
Application number: SU2073821A
Authority: SU
Inventors: Евгений Павлович Балашов; Марина Георгиевна Петрушина; Владимир Николаевич Гебгарт; Лев Алексеевич Шумилов
Original assignee: Ленинградский Ордена Ленина Электротехнический Институт Им. В.И.Ульянова (Ленина)
Priority date: 1974-11-05
Filing date: 1974-11-05
Publication date: 1976-06-30

Description

ленных блоков. Блоки 2, 5 и б образуют блок 11 формировани числа.

Блок 1 обеспечивает выработку адресных токов считывани и записи и их посылку в соответствующую адресную шину провер емой матрицы 12.

Блок 3 считывани и контрол предназначен дл усилени сигналов с ферритовых сердечников провер емой матрицы до стандартного зфовн и контрол соответстви считываемой и записанной информации. На вход блока 3 поступают сигналы с выходных шин матрицы 12.

Блок 4 предусмотрен дл регистрации результатов проверки матрицы.

Регистр 5 числа служит дл хранени во врем записи информации, сформированной в блоке 6 управлени кодом числа.

Блок 6 используетс дл формиров ани кода числа во врем записи в различных режимах работы устройства.

Блок 7 необходим дл выработки временной последовательности сигналов, управл ющих разр дными токами в первых двух циклах проверки матрицы, а также дл выработки кода числа, переменного в зависимости от адреса, к которому проводитс обращение.

Блок 8 предназначен дл выработки временной последовательности адресных и разр дных токов испытательной программы в третьем цикле проверки матрицы.

Блок 9 служит дл выработки последовательности трех циклов проверки ферритовой матрицы.

Устройство работает следующим образом.

Блок 1 обеспечивает последовательную выборку адресов матрицы в первом цикле, который задаетс блоком 9 выработки циклов. Сигналы на перебор адресов в блок 1 поступают с блока 10 управлени . Выход блока выработки циклов разрешает работу кодового блока 7 от блока управлени и запрещает работу блока 8 формировани программы. С выхода кодового блока 7 сигналы при обращении к каждому адресу поступают на один из входов блока 6 управлени кодом числа. В блоке 6 формируетс код числа, который через регистр 5 подаетс в блок 2 формировани разр дных токов и далее - в разр дные шины провер емой матрицы 12. В первом цикле блок 3 считывани и контрол не работает.

После проверки последнего адреса матрицы В первом цикле блок 1 адресной выборки повтор ет последовательный перебор адресов, блок 9 выработки циклов, разреша работу

кодового блока 7 и запреща работу блока 8, обеспечивает обращение к адресам матрицы во втором цикле. При этом в блоке 3 считывани и контрол провод тс анализ выходных сигналов провер емой матрицы 12 и регистраци результатов проверки в регистрирующем блоке 4.

По окончании второго цикла блок 9 запрещает работу кодового блока 7 и разрешает работу блока 8 формировани программы. С выхода блока 8 испытательна программа третьего цикла поступает в каждом адресе на другой вход блока 6 управлени кодом числа. Далее в блоке 6 в соответствии с программой

формируетс код числа, который через регистр 5 и блок 2 попадает во врем записи в матрицу . При считывании в блоке 3 считывани и контрол в каждом адресе происходит анализ считанной информации, результаты которого по сигналу с блока 10 управлени поступают В регистрирующий блок 4.

После прохождени третьего цикла проверка матрицы заканчиваетс и работа устройства прекращаетс .

Применение предложенного устройства позвол ет улучшить качество контрол полноразр дных ферритовых матриц и, таким образом , повысить надежность провер емых матриц в процессе эксплуатации.

Claims

1. Авт. св . № 354473, М. Кл. G ПС 29/00, 1971.

2.Авт. св. № 364030, М. Кл. G ПС 29/00, 1971.

3.Авт. св. № 407398, М. Кл. G ПС 29/00, 1972.