SU519703A1 - Селекторный канал - Google Patents

Description

1

Изобретение относитс  к вычислительной технике, в частности « организации структуры селекторных каналов ввода-вывода электродных вычислительных машин с микропрогр .амм ым управлением.

Известны селекторные каиалы, содержащие блок сборки регистрОВ канала, счетчик адреса данных, счетчик байтов, запросов на конечное зацепление .по данным, блок запросов на предварительное зацепление по данным, элемент «ИЛИ, блок управлени  канала, блок анализа конечного состо ни , регистр признаков запросов и блок управлени  интерфейсом. Первый уравл ющий выход носледнего подключен к первому входу блока анализа конечного состо ни , первый выход блока анализа - соответственно к нарвым управл ющим входам блока запроса на конечное зацепление по данным, блока запроса на предварительное зацепление но данным , элемента «ИЛП и регистра признаков запросов. Информационные входы и выходы регистра признаков запросов, а также информационные входы и выходы блока управлени , блока управлени  интерфейсом, счетчика адреса данных и счетчика байтов соединены соответственно с входными информационными шинами устройства и соответствующими информационными входа1ми блока сборки регистров канала. Управл ющий вход

2

последнего, а также унравл ющие входы счетчика байтов, счетчика адреса данных, блока управлени  интерфейсом, вторые управл ющие входы блока запроса на конечное зацепление но данным, блока запроса на предварительное зацепление по данным, блока анализа конечного состо ни  и регистров признаков подключены к соответствующим первым управл ющим выходам блока управлени  канала, первый, второй и третий управл ющие входы которого соединены соответственно с входными управл ющими щинами устройства, вторым управл ющим выходом блока управлени  интерфейсо м и управл ющим выходом счетчика адреса данных. Первый управл ющий выход счетчика байтов св зан с третьим управл ющим входом блока запроса на предварительное зацепление но данным, а второй управл ющий выход счетчика байтов - с четвертым управл ющим входом блока управлени  канала и третьим управл ющим входом блока запросов на конечное зацепление по данным, выход которого подключен к второму входу элемента

«ИЛИ, п тому управл ющему входу блока управлени  канала и третьему управл ющему входу регистра признаков запросов. Четвертый управл ющий вход последнего соединен с вторым выходом блока анализа конечного состо ни , информационные и другие

управл ющие выходы и входы блока сборки регистров канала, счетчика адреса данных, элемента «ИЛИ, блока управлени  канала и блока управлени  интерфейсом подключены к соответствующим информационным и управл ющим входам и выходам устройства .

Недостатком из вестных селекторных каналов  вл етс  их невысокое iбы€тpiOдeйcтвиe нри использовании режима зацеплени  по данным.

Цель изобретени  - увеличение быстродействи  селекторного канала в различных режимах .

Это достигаетс  тем, что нредлагаемый селекторный канал дополнительно содержит блок анализа частоты запросов внешнего устройства и элемент «И, выход которого св зан с третьим входом элемента «ИЛИ и п тым управл ющим входом регистра признаков запроса, а первый и второй входы элементы «И подключены соответственно к выходам блока запросов на предварительное зацепление по данным и блока анализа частоты запросов внешнего ycTipoucTea, первый и второй входы которого соединены соответственно с первым управл ющим выходом блока управлени  канала и вторым управл ющим выходом блока управлени  интерфейсом . Это позвол ет увеличить скорость передачи данных с использованием режима зацеплени  по данным.

Блок-схема селекторного канала представлена на чертеже, где 1 - селекторный канал; 2 - процессор; 3 - быстродействующие внешние устройства; 4 - оперативное запоминающее устройство; 5 - арифметическо-лопическое устройство; 6, 7 - входные информационные Шины; 8 - выходные информационные шины; 9 - блок микропрограммного управлени ; 10 -блок сборки регистров каналов; 11 - счетчик байтов; 12 - счетчик адреса данных; 13 - блок запроса на конечное, зацепление по данным; 14 - блок запроса на предварительное зацепление по данным; 15 - элемент 16 -блок управлени  канала; 17 - блок анализа конечного состо ни ; 18 - регистр признаков запросов; 19 - блок управлени  интерфейсом; 20 - элемент 21 - блок анализа частоты запросов внешнего устройства; 22 - выходные управл ющие шины; 23 - выходные адреснью шины.

Селекторный канал работает следующим образом.

Операци  передачи данных начинаетс  по специальной команде процессора, котора  задает адрес канала, и устройства ввода-вывода и при помощи специальных у-правл ющих слов указывает код команды, начальный адрес оперативной пам ти, количество передаваемых байтов данных и другие управл ющие признаки, которые располагаютс  в регистрах канала и в специальной пам ти, образу  в совокупности управл ющее слова канала. Передача управл ющей информации

между процессором 2 и регистрами селекторного канала 1 проводитс  через блок 10 сборки регистров капалов, -входпые информационные шины 7 арифметическо-логического устройства, арифметическо-логическое устройство 5 и выходные информационные шины 8 арифметическо-логического устройства.

Иолучив необходимую управл ющую информацию , канал осуществл ет начальную

выборку устройства 3 ввода-вывода через блок 19 управлени  интерфейсом и освобождает процессор дл  выполнени  других команд .

В зависимости от кода операции, установленного в блоке 16 управлени  канала, значени  счетчика 11 байтов, состо ни  буфера данных в блоке 19 управлени  интерфейсом, а также четности адреса данных блок 16 управлени  канала формирует признаки аппаратной приостановки (передача одного, двух и т. д. байтов) и сигнал запроса на передачу данных, который через шину запроса на передачу данных группы выходных управл ющих шин 22 поступает в блок 9 микропрограммного управлени  процессора. По этому запросу работа процессора по выполнению текущей микропрограммы после завершени  очередного цикла «чтение-обработка-...-запись приостанавливаетс  на цикл передачи

данных между оперативной пам тью и каналом . Так как слово оперативной пам ти машины , к которой подключен рассматриваемый канал, состоит из нескольких байтов, то в зависимости от признаков аппаратной приостановки под управлением блока 16 канала происход т передача одного, двух и других байтов между блоком 19 управлени  интерфейсом и оперативным устройство.м 4 по входным или выходным информационным

шинам 7 или 8 арифметическо-логического устройства соответственно, а также передача адреса данных по выходным адресным шиным 23, выработка управл ющих сигналов дл  выполнени  необходимых тактов «чтени -записи , модифицирование адреса данных и счетчика байтов.

Когда канал заканчивает передачу данных , в блоке 17 анализа конечного состо ни  вырабатываетс  сигнал запроса на обработку конечного состо ни , который через элемент «ИЛИ 15 и соответствующую шину запроса группы выходных управл ющих шин 22 поступает г блок 9 микропрограммного управлени  процессора.

По этому сигналу запроса в зависимости от состо ни  регистра признаков операции в блоке 16 управлени  канала, состо ни  устройства и канала, а также причины, вызвавшей формирование этого запроса, в регистре

18 признаков запросов устанавливаетс  код соответствующей микропрограммы обработки. По сигналу запроса на обработку в процессоре прерываетс  выполнение текущей микропрограммы после завершени  очередного цикла «чтение-обработка-...-запись и проводитс  переключение  а специальный , в котором адрес следующей микрокоманды, котора  должна была выполн тьс , запоминаетс  в специальном регистре (регистре возврата адреса) и формируетс  начальный ад-5 рес обрабатывающей микропрограммы. Эта микропрограмма заноминает содержимое регистров процессора в специальной части oneративной пам ти и далее по коду микоопрограммы обработки, установленному в регистре10 18 признаков запросов, осуществл ет переход к начальному адресу микронрограммы, обрабатывающей данный признак. Происход т необходимые действи  (окончание операции ввода-вывода, зацепление по команде и т. д.)15 и записываетс  модифицированное или вновь сформированное (при зацеплении) управл ющее слово в специальную часть оперативной пам ти. После этого содержимое регистров процессора восстанавливаетс  из специальной20 части оперативной пам ти и выполн етс  прерванна  микропрограмма, начина  с адреса микрокоманды, запомненного в регистре возврата. Выполнение указанной последовательности25 действий требует сравнительно много времени . Если канал рассматриваемого типа и зацепление по данным исполн ет таким же Образом , то он не может обеспечить зацепление по данным при номинальной скорости переда-30 чи данных между внещним устройством и кана .лом. Следовательно, канал такого типа имеет предельную скорость передачи данных с Использовапием режима зацеплени  по данным НИже номинальной скорости переда-35 чи данных без зацеплени . СкорОСть Передачи данных с использованием зацеплени  может быть увеличена, если некоторл ю часть действий, св занных с подготовкой новой управл ющей информации40 при зацеплении по данным, вынолн ть Предварительно . В нредлатаемом канале это Организовано следующим образом. На этапе передачи данных, когда канал заканчивает передачу блока данных и в ре- 45 гистре признаков операции блока 16 управлени  канала лказан признак зацеплени  по данным, в блоке 14 запроса на предварительное зацепление по данным формируетс  запрос на обработку в тот момент, когда ка- 50 налу остаетс  передать под управлением текущего управл ющего слова канала такое количество байтов, на передачу которых каналу потребуетс  врем , необходимое дл  тото, чтобы: переключитьс  на специальный 55 такт, учитыва  максимальное врем  цикла «чтение-Обработка-...-запись ; запомнить содержимое регистров Процессора в специальной части оперативной пам ти; прочитать из Специальной пам ти ц сформировать в реги- 60 страх процессора адрес последующего управл ющего слова ка-нала. Запрос На обработку предварительного зацеплени  по ДаНным через элемент «И П. элемент «ИЛИ 15, соответствующую щину 65 запроса грулпы выходных управл ющих птин 22 Поступает в блок 9 микропрограммного управлени  Процессора. По ЭТОМУ сигналу в процессоре выполн ютс  действи , уже описанные , причем в регистре 18 признаков запвосов устанавливаетс  код предварительного зацеплени . Затем провод тс  разгрлзка содержимого регистров процессора и формированне адреса последующего управл ющего слова канала и организуетс  цикл ожидани  нулевого значени  содержимого счетчика 11 байтов. При нулевом 1счетчике байтов в блоке 13 запроса на конечное зацепление по данным вырабатываетс  сигнал непосредственного зацеплени , который поступает в бло.к 16 л-Правлени  канала, где по ЭТОМУ сигналу запрещаетс  выработка запроса на передачу данных и пр1Г.З наков аппаратной вриостановки . В регистре 18 признаков запросов устанавливаетс  код непосредственного (копечного ) зацеплени  по данным, по которому осуществл етс  перехот непосредственно к микронрогоамме зацеплени  но данным. Эта микропрограмма загружает в регистры канала новое управл ющее слово канала, адрес котооого подготов.лен при предварительном запеплении. После загрузки нового управл ющего слова канала, микропрограмма зацеплени  по данным сбрасывает сигнал запроса на конечное зацепление по данным, тем самым ра реща  передачу даНных под управлением нового управл ющего слова канала, и восстанавливает содержимое -регистров процессора из специальной части оперативной пам ти . После этого продолжаетс  выполнение Прерваннон микропрограммы. В с.ллчае, если устройство ввода-вывода заканчивает операцию передачи данных раньще, чем содержимое счетчика 11 байтов станет равным НУЛЮ, то блок 17 анализа конеч ого состо ни  возбуждает соответствующий сигнал запроса, КОТОРЫЙ блокирует выработку сигнала запроса предварительного зацеплени  и в регистре 18 признаков запросов л1станав.ливаетс  соответствующий код микропрограммы обработки, по которому из цикла ожидани  проводитс  переход к соответствующей части обрабатывающей MWKpoпрограммы . Если канал имеет «механизм предварительного зацеплени , работающий посто нно и независимо от частоты постл плени  запросов внещнего устройства на передачу даНных , то при подключении к такому каналу внещцих устройств, имеющих сравнительно невысокую скорость передачи данных (меньще предельной скорости передачи данных с зацеплением по данным без предварительного зацеплени ), предварительное зацепление останавливает процессор на сравнительно больщое врем , при этом удовлетворение запросов других одновременно работающих каналов задерживаетс .

Дл  уменьшени  вли ни  предварительного зацеплени  на работу других каналов в предлагаемом канале имеетс  блок 21 анализа частоты запросов внешних устройств, который посто нно сравнивает частоту запросов на передачу данных работающих в канале внешних устройств с предельной окоростью передачи данных канала с использованием зацеплени  по данным без предварительного зацеплени . Если скорость передачи данных внешнего устройства превышает .предельную скорость передачи данных канала с зацеплением, то на выходе блока анализа частоты запросов формируетс  сигнал, разрешающий сформированному в блоке 14 запросу на предварительное зацепление через элемент «И 20 вьшолнить последовательность действи , рассмотренную выше. Если же скорость передачи данных внешнего устройства равна или меньшей преде.льной скорости передачи данных с заЦеплением по данным , то выходной сигнал блока анализа частоты запросов запрещает предварительному запросу поступать в процессор. В этом случае выполн етс  обычное запепление.

Claims (1)

1. Формула изобретени 

   Селекторный канал, содержащий блок сборки регистров канала, счетчик адреса дакных , счетчик байтов, блок запросов на конечное зацепление по данным, блок запросов на предварительное зацепление по данным , элемент «ИЛИ, блок управлени  канала , бло« анализа конечного состо ни , регистр признаков запросов и блок управлени  интерфейсом, первый управл ющий выход которого соединен с первым входом блока анализа конечного состо ни , первый выход которого подключен соответственно к первым Зшравл ющим входам блока запроса на конечное зацепление по данным, блока запроса на предварительное зацепление по данным, элемента «ИЛИ, регистра признаков запросов , информационные входы и выходы которого , а также информационные входы и выходы блока управлени , блока управлени  интерфейсом, счетчика адреса данных и счетчика байтов соединены соответственно с входными информационными шинами устройства и соответствующими информационными входами блока сборки регистров канала, управл ющий вход которого, а также управл ющие входы счетчика байтов, счетчика адреса данных, блока управлени  интерфейсом, вторые управл ющие входы блока запроса на конечное зацепление по данным, блока запроса на предварительное зацепление по данным , блока анализа конечного состо ни  и

   регистров признаков подключены к соответствующим первым управл ющим выход аМ блока управлени  канала, первый, второй и третий управл ющие входы которого соединены соответственно с входными управл ющими шинами устройства, вторым управл юпшм выходом блока управлени  интерфейсом и управл юнгим выходом счетчика адреса данных, первый управл ющий выход счетчика байтов полключен к третьему управл ющему блока заппоса на предварительное запепление по ланным, а второй лправл ющий выход счетчика байтов соединен с четвертым управл юншм входом блока управлени  куна.па и третьим л п-равл ющим

   0 входом блока заппосоп на конечное зацепление по данным, вьтход котопого подключен к второму вхолу элемента «ИЛИ, ПЯТОМУ уппавл юит.ем. ВХОЛУ блока управлени  канала и третье ту лпра1вл ющему входл регист ра признаков запросов, четвертый управл ющий вход которого соединен с вторым выходом блока ана.лиза конечного состо ни , выход блока сборки регистров канала соединен с первым выхолом уг пойства, выход счетчика адрес данных - с вторым, выходы элемент  «ИЛИ и блока управлени  канала - с третьем и блпк   влени  интерфейсом - с 1-°твертым выходом устройства, соот1ветствующие входы блока управлени  канала,

   5 блока управлени  кнтерсЬейса. счетчика байтов и адреса данных соединены с первым пхопом Лстройства, соответствующий вход блока лправлрни  кан ла соединен с вторым входом Устройства, а вход блока управлени 

   0 интерсЬейса с третьим входом устройства, отличающийс  тем, что, с пелью увеличени  быстродействи , он дополнительно содержит блок анализа частоты запросов внешнего устройства и элемент «И, выход

   5 котопог 1 Г1епинен с третьим входом элемента «ИЛИ и ПЯТЫМ управл ющ,им входом регистра признаков запросов, а первый и второй входы ч.-темента «И т одключены соответственно к выходам блока запросов на

   0 предваритольноо зацепление по данным и блока анализа частоты запросов внещнего устройства, первый и входы которого соединены соответственно с первым управл юнщм выхолом блока управлени  канала

   55 и вторым управл ющим выходом блока управлени  интерфейсом.