SU510714A1 - Устройство умножени двоичнодес тичных чисел - Google Patents

Description

1

Изобретение относитс  к вычислительно технике и нредназиачено дл  быстродейств -ющих ехем умножени  двоично-дес тичных чисел .

Известно устройство ускоренного умножени  двоично-дес тичных чисел, содержащее регистр множимого, регистр множител , блок сдвига, выход которого соединен со входом блока суммировани  частичных нронзвсденин. Однако оно имеет сложную схему формнровани  кратных множимого и невысокое быстродействие , снижающее быстродействие устройства в целом. Следует подчеркнуть, что дл  обработки в нел х повышени  быстродействи  сразу несколько разр дов множител  обычно иснользуют соответственно несколько указанных выше сложных формирователей (но одному дл  обработки нроизведепи  множимого на один разр д множител ).

Целью изобретени   вл етс  новышение быстродействи  и сниженне аппаратурных затрат . В описываемом устройстве это достигаетс  тем, что в него введены блок последовательного накоплени  чисел, кратных множимому , блок определени  очередности н,ифр, причем выход регистра множимого иодключен ко входу блока последовательного иакоплени  чисел, кратных множимому, информационный выход которого соединен со входом блока сдвига, унравл ющне входы блока и

блока последовательного накоплени  чисел, кратпых множимому, подключены к соответствуюш ,им выходам блока определени  очередиости цифр, информацион11ый вход которого соединен с выходом регистра мнол птел , а управл ющий - с управл юиив выходом блока последовательного иакоплени  чисе,, кратных множимому.

На чертеже приведена блок-схема описываемого устройства.

Оно содержит регистр множимого 1, блок последовательного накоплени  чисел, кратных множи.мому, 2, блок сдвига 3, блок суммировани  частичных нроизведений 4, регистр миожител  5 и блок оиределени  очередности цифр 6.

Содержимое регистра множимого 1 пересылаетс  в блок последовательиого иакоплени  чисел, кратных множимому, 2, и соответственно счетчик кратности того же блока устаиавливаетс  в иоложение «1. При этом цифра «1 с блока 2 поступает па блок определени  очередпости цифр 6 и, таким образом, определ етс  очередпой помер цифры «1 в множителе .

Пусть, например, множптель прс.т .-тавл ет собой чпсло 0,892131 ... В этом случае o-ieредность цифры «1  вл етс  номером «4, а следующим по очереди дл  данной цифры ч1  вл етс  помер «6. Соответственно блок

опреде;1еии  очередности цифр сначалл пырабатывает управл ющиГ сигнал на блок сдвига сдвига множимого на «4 разр да, а : агел1 унравл ющнн сигнал дл  сдвига на «6 разр дов с последующим суммированием обоих сдвинутых кодов в блоке 4. После нахождени  всех номеров разр дов с цифрой «1 блек 6 дает разрешение на новое постуиление множимого в блок 2, где нроисходит су-ммиро анис с ранее ностуиившим множимым. Соответственно счетчик кратности устанавливаетс  t ноложение «2. Ана.шгично оиредел ютс  ра; р диые иозиции цифры «2 в множителе к обрабатываютс , иосле ъего осун1,еств;1 етс  переход к цифре «3 и т. д.

При необходимости с целые иовыгнени  быстродействи  можио выполн ть одиовремеиио обработку геско.чьких разр дов с одинаковыми цифрами. При этом, но сравиению с вариaiiTOM обработки но одиому разр ду, увеличиваетс  соот: етствепцо только число входо15 блока суммировани  частичных нроизведеиин 4, а 0,та.лпиые блоки нрактически не усложн тс .

также подчеркнуть, что в описываемом устройст1:е обработка «О в разр дах множител  органически исключаетс  без вс5гкой нотери времени и оборудовани , а регцстр

мно 1и1тел  не требуетс  вьшолн ть сдвиговым, как в известном устройетве.

Фор .м у л а изобретен и  

Устройство дл  умнол ени  двоично-дес тичных чисел, содержащее регистр множимого , регистр множител , блок едвига, выход которого соединен со входом блока суммированн  частичных нроизведений, отличающеес  тем, что, с целью иовыщени  быстродействи  и снижени  аннаратурных затрат, оно содержит блок носледовательного накоплецц  чиеел, кратных множимому, блок определени  очередности цифр, причем выход регистра множимого иодключен ко входу блока иоследовательного накоилеии  чисел, кратных мпожи.мому, информацнонный выход которого соединен со входом блока сдвига, уиравл ющие входы блока сдвига и б;1ока последовательного наконлени  чисел, кратных множимом подключены к соответствующим выходам блока определени  очередности цифр, инфор .мацноикый вход которого соединен с выходом регистра множител , а управл ющ.ий - с 11рав,;1 ющим выходо.м блока иоследовагельного наконленн  чисел, кратиых множимо .

-sJ,6