етс схема «И 10, и входной регистр переключаетс на работу по рекурентному циклу; кроме того, разрешающий потенциал поступает на схему «И 11. Код числа, наход щегос в регистре 1, поступает на коммутатор 2 и первые входы блоков параметрического сравнени 6 и 7. Код числа, наход щегос в регистре 3, поступает на первые входы сумматоров 4 и 5. На вторые входы сумматора 4 с шины 18 поступает пр мой код числа, на которое должны отличатьс числа, наход щиес в регистрах 1 и 3, а па вторые входы сумматора 5 с шины 19 поступает дополнительный код этого числа. Таким образом, па выходе сумматора 4 будет код суммы, а на выходе сумматора 5 - код разности числа, наход щегос в регистре 3, и числа, поступающего на вторые входы этих сумматоров. Блок параметрического сравнени 6 производит сравнение числа, наход щегос в регистре 1, с числом, поступающим с сумматора 4, и разрешающий потепциал на его выходе будет только в том случае, если число, наход щеес в регистре 1, меньше числа, иостуиающего с сумматора 4 Блок параметрического сравнени 7 производит сравнение числа, поступающего с сумматора 5, с числом, наход щимс в регистре 1, и разрешаюший потенциал на его выходе будет только в том случае , если число, наход щеес в регистре 1, будет больше числа, поступающего с сумматора 5. Таким образом, если число, наход щеес в регистре 1, отличаетс от числа, наход щегос в регистре 3, на величину, меньшую чем число , поступающее на вторые входы сумматоров, то схема «И 12 будет открыта, и разрешающий потепциал с нее поступит на схему «И 11. При этом импульсы частоты перестройки, превышающей тактовую частоту на величину, достаточную дл завершени рекурентного цикла регистра 1, поступают с шины 14 через открытую схему «И 11 в тактовую цепь регистра 1. Регистр 1 перестраиваетс по рекурентному циклу до тех пор, пока наход щеес в нем число не будет отличатьс от числа, наход щегос в регистре 3, на величину, не меньшую заданной числом, поступающим на вторые входы сумматоров. Как только это произойдет , схема «И 12 будет закрыта по одному из входов и закроет схему «И 11. При этом импульсы частоты перестройки в тактовую цепь регистра 1 не пройдут. По окончании цикла работы, импульсом, поступающим с шины 15, счетчик 8 будет сброшен в нулевое состо ние, а содержимое регистра 1 через коммутатор 2 перепишетс в регистр 3, после чего устройство готово к следующему циклу работы. Формула изобретени Устройство дл сравнени следующих друг за другом чисел, содержащее входной регистр, информационный вход которого подключен к первой входной шине, а информационные выходы соединены с соответствующими входами коммутатора, выходы которого подключены к входам выходного регистра, элементы «П и ИЛП, отличающеес тем, что, с целью расширени класса решаемых задач, в него введены дешифратор, счетчик, два блока параметрического сравнени и два сумматора. первые входы которых объединены и подклю « « 1 к выходному регистру, а вторые входы подключены ко второй и третьей входным шинам , первые входы обоих блоков параметрического сравнени объединены между собой и подключены ко входному регистру, а вторые входы подключены к выходам сумматоров, выходы блоков параметрического сравнени соединены со входами первого элемента «И, выход которого подключен к первому входу второго элемента «И, второй вход которого соединен с четвертой входной шиной, а выход подключен к первому входу элемента «ИЛИ, второй вход которого подключен к п той входной шине и информационному входу счетчика, а выход - к управл ющему входу входного регистра, выход последнего разр да которого подключен к первому входу третьего элемента «И, а вход первого разр да соединен с выходом третьего элемента «И, второй вход которого подключен к третьему входу второго элемента «И и выходу дешифратора, вход которого соединен с выходом счетчика, управл ющий вход которого соединен с управл ющим входом коммутатора и с шестой входной шиной.
/5