SU493015A1 - Преобразователь сигналов импульсного датчика в последовательный двоичный код - Google Patents

Преобразователь сигналов импульсного датчика в последовательный двоичный код

Info

Publication number
SU493015A1
SU493015A1 SU1608701A SU1608701A SU493015A1 SU 493015 A1 SU493015 A1 SU 493015A1 SU 1608701 A SU1608701 A SU 1608701A SU 1608701 A SU1608701 A SU 1608701A SU 493015 A1 SU493015 A1 SU 493015A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
circuit
output
buffer counter
pulse
Prior art date
Application number
SU1608701A
Other languages
English (en)
Inventor
Борис Израилевич Песчанский
Яков Александрович Тихтман
Сергей Афанасьевич Мезенцев
Игорь Евгеньевич Садовский
Original Assignee
Украинский Научно-Исследовательский Институт Станков И Инструментов
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Украинский Научно-Исследовательский Институт Станков И Инструментов filed Critical Украинский Научно-Исследовательский Институт Станков И Инструментов
Priority to SU1608701A priority Critical patent/SU493015A1/ru
Application granted granted Critical
Publication of SU493015A1 publication Critical patent/SU493015A1/ru

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)

Description

1
Изобретение относитс  к вычислительной технике и может примен тьс  в системах автоматизации производственных процессов дл  программного управлени  металлорежущими станками и других системах, где требуетс  преобразование входных сигналов с импульсных датчиков в последовательный ДВОИЧНЫЙ код.
Известен преобразователь сигналов импульсного датчика в последовательный двоичный код, состо щий из буферЕЮГо счетчика , регистра пам ти, схем И и преобразовател  В дополнительный двоичный код. При этом ВЫХОДЫ буферного счетчика через регистр пам ти соединены с первыми входами соответствующих схем И, вторые входы которых соединены с клеммами управл емых стробов, а ВЫХОДЫ - со входом преобразовател  В дополнительный двоичный код.
Предлагаемый преобразователь дл  упрошеми  схемы дополнительно содержит формирователь импулбсов, схему И.триггер-ло- вушку и схему ИЛИ, причем вход формировател  импульсов соединен со входной . клеммой, а выход - с первым входом схемы и и первым ВХОДОМ схемы ИЛИ, второй ВХОД Схемы И соединен с первым входом буферного счетчика и клеммой конечного строба, а ее выход - с единичным входом триггера-ловушки, выход триггера-ловушки
подключен ко второму входу схемы, ИЛИ, ВЫХОД которой соединен со вторым входом
буферного счетчика.
На чертеже изображена схема преобразовател  сигналов импульсного датчика.
OH состоит из формировател  импульсов 1, ВХОД которого по)дключен к входной клемме 2, а ВЫХОД - к первым входам схем И 3 и ИЛИ 4. BTopof ВХОД схемы И 3 соединен с первым ВХОДОМ буферного счетчика 5 и клеммой 6 конечного строба, а выход схемы И 3 подключен к единичному входу триггера-ловушки 7. На второй вход триггера-ловушки 7 подаетс  строб сброса в нуль, а ВЫХОД его подсоединен ко второму ВХОДУ схемы ИЛИ 4. Выход схемы ИЛИ 4
соединен со вторым входом буферного счетчика 5, ВЫХОДЫ которого соединены со входами регистра пам ти 8. Регистр пам ти в через схемы И 9, с парвыми входами которых соединены его выходы, подключен
3
ко входу преобразовател  в дополнительный двоичный код 10. Выход последнего  вл етс  выходом всего устройства в целом . Вторые входы схем И 9 подключены к клеммам 11 управл юищх стробов.
Преобразователь работает следующим образом. Сигналы с импульсного датчика поступают на входную клемму 2, На выходе форми 5овател  импульсов образуютс  импульсы длитепьнос ью, равной про межутку времени между двум  последовательными разр дами двоичного кода, то есть длительности строба. С выхода формровател  1 импульсы пос- упают на первы |Вход схемы И 3 и через схему ИЛИ 4
на счетный вход буферного счетчика 5.
В буферном счетчике 5 в течение одного цикла преобразовани  происходит накопление информации, поступившей в промежуток времени от начального до конечного П -ого строба, ограничивающих полноразр дное Двоичное число. С началом каждого П -ото строба накопленна  в буферном счетчике 5 информаци  перезаписываетс  в регистр, 8, буферный счетчик 5 в конце П -ого строба сбрасываетс  в нуль стробом, поступающим на клемму 6 конечного строба, после чего он готов к новому поступлению информации по счетному входу.
С регистра 8 информаци  считьюаетс  {следовательно через схемы И 9, управл е
стробами соответствующих двоичных разр 
о к
от 2 до 2 , причем к П , поступающими на вторые входы схем И 9 с клемм 11 управл ющих стробов. Считываема  информаци  переноситс  На преобразовател в дополнительный двоичный код 10. В момент перезаписи информации с буферного счетчика 5 в регистр 8 и сброса счетчика 5 в нуль может поступить информаци  с формировател  импульсов 1, однако она не будет восприн та буферным счетчиком 5. Чтобы не было потери информа-
{ции, каждый /1-ый строб с клеммы 6 поступает на второй вход схемы И 3 и возбуждает ее. Поэтому, в случае поступлени в указанный промежуток времени информационного импульса с выхода формирова/ тел  1, через схему И 3 срабатывает триггер-ловущка 7, запомина  его. После сброса буферного счетчика 5 в нуль, слрдующим П +1 начальным стробом информационный импульс с единичного триггера-ловущки 7 через схему ИЛИ 4 поступает на вход буферного счетчика 5, а сам триггер 7 последующим стробом, поступающим на его второй вход, сбрасываетс  в :Нуль.

Claims (1)

  1. Формула изобретени 
    Преобразователь сигналов, импульсного датчика в последовательный двоичный код, состо цщй из буферного счетчика, регистра памти , схем И и преобразовател  в дополнительный двоичньгй код, причем выходы буферного счетчика через регистр пам ти соединены с первыми входами соответствующих схем И, вторые входы которых соединены с клеммами управл емых стробов, а выходы - со входом преобразовател  в дополнительный двоичный код, о т л и ч а ю ш и и с   тем, что с целью упрощени  устройства, в него дополнительно введены формирователь импульсов схема И, триггер-ловущка и схема ИЛИ, причем вход формировател  импульсов соединен с входной дклёммой, а выход - с первым входом схемы И и первым входом схемы ИЛИ, второй вход схемы И соединен с первым входом буферного счетчика и клеммой конечного строба, а ее выход - с единичным входом триггера-ловущки, выход триггераловущки подключен ко второму входу схемы ИЛИ, выход которой соединен со вторым входом буферного счетчика.
    /v 7ч
    6
SU1608701A 1971-01-04 1971-01-04 Преобразователь сигналов импульсного датчика в последовательный двоичный код SU493015A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1608701A SU493015A1 (ru) 1971-01-04 1971-01-04 Преобразователь сигналов импульсного датчика в последовательный двоичный код

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1608701A SU493015A1 (ru) 1971-01-04 1971-01-04 Преобразователь сигналов импульсного датчика в последовательный двоичный код

Publications (1)

Publication Number Publication Date
SU493015A1 true SU493015A1 (ru) 1975-11-25

Family

ID=20463084

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1608701A SU493015A1 (ru) 1971-01-04 1971-01-04 Преобразователь сигналов импульсного датчика в последовательный двоичный код

Country Status (1)

Country Link
SU (1) SU493015A1 (ru)

Similar Documents

Publication Publication Date Title
SU493015A1 (ru) Преобразователь сигналов импульсного датчика в последовательный двоичный код
SU468237A1 (ru) Устройство дл сравнени чисел
SU361520A1 (ru) Преобразователь частоты в двоичный код
SU374588A1 (ru) Описание изобретения
SU369572A1 (ru) УСТРОЙСТВО дл ОПРЕДЕЛЕНИЯ МАКСИМАЛЬНОГО ЧИСЛА В ПОСЛЕДОВАТЕЛЬНОСТИ СЛУЧАЙНЫХ ЧИСЕЛ
SU500129A1 (ru) Устройство дл контрол движени транспортного средства при переходе с одного пути на другой
SU1644120A2 (ru) Устройство дл ввода информации
SU437220A1 (ru) Бесконтактный коммутатор
SU1064441A1 (ru) Формирователь длительности импульсов
SU1059594A1 (ru) Устройство дл контрол числа циклов работы оборудовани
SU1283956A1 (ru) Дискриминатор частоты следовани импульсов
SU384065A1 (ru)
SU404089A1 (ru) УСТРОЙСТВО дл ПОЛУАВТОМАТИЧЕСКОГО КОНТРОЛЯ ЦИФРОВЫХ УПРАВЛЯЮЩИХ СИСТЕМ
SU1468251A1 (ru) Многостоповый преобразователь временных интервалов в цифровой код
SU511704A1 (ru) Устройство дл обнаружени сигналов
SU400991A1 (ru) Устройство для преобразования
SU1322371A1 (ru) Устройство дл записи информации в оперативную пам ть
SU362447A1 (ru) Всесоюзная
SU503228A1 (ru) Устройство дл обмена информацией
SU875625A1 (ru) Шифратор позиционного кода
SU445054A1 (ru) Устройство дл индикации
SU566363A1 (ru) Устройство асинхронного приема периодических импульсных последовательностей
SU1057927A1 (ru) Устройство дл программного управлени
SU1051551A1 (ru) Устройство дл регистрации информации
SU445144A1 (ru) Преобразователь двоичного кода во временной интервал