Изобретение относитс к вычислительной технике, в частности дл обмена информацией между внешним накопителем и вычислительной машиной. Известны устройства дл обмена информацией , содержащие блок задани времени, первый , второй и третий вы.Х|Оды которого соединены с информационными входами первого и второго элементов «И и с нулевым входом триггера соответственно, единичный вход которого соединен с лервым выходом узла формировани последовательности импульсов, а выход триггера соединен с первым входом третьего элемента «И, второй вход и выход которого соединены соответственно с первыми входом и выходом устройства, узел управлени , пе|рвый, второй и третий выходы которого соединены соответственно с управл юш;ими входами элементов первого и второго «И и со вторым выходом устройства, а вход - со вторым выходом узла формировани последовательности импульсов. Известные устройства чувствительны к по:мехам, не обеспечивают достаточный контроль информации, например не выдел ют сдвоенные кодовые импульсы и не обнаруживают помехи, амплитуда которых превышает допустимый уровень сигналов «нул , что снижает надежность устройства. Цель изобретени - повышение надежности работы уст|ройства. Это достигаетс тем, что устройство содержит элемент задержки, формирователь импульсов, счетчик, узел регистрации сбоев, элемент «PiE, четвертый элемент «И, -пороговые элементы, выход первого из KOTQipbix соединен со входом узла формировани последовательности импульсов и через элемент «НЕ - с первым входом четвертого элемента «И, выход которого соединен со входом узла регист рации сбоев и выходом счетчика , первый вход которого соединен с первым выходом узла формировани последовательности импульсов, второй выход которого соединен со вторым входом счетчика и с первым входом блока задани времени, второй вход устройства соединен со входом первого порогового элемента и через последовательно соединенные второй пороговый элемент, элемент задержки и формирователь импульсов - со вторым входом четвертого элемента «И, выходы первого и второго элементов «И соединены соответственно с третьим выходом устройства и со вторым входом блока задани времени. На чертеже представлена схема устройства. Устройство содержит блок задани времени 1, узел формировани последовательности импульсов 2, узел управлени 3, триггер 4, первый элемент «И 5, третий выход устройства 6, блок авторазрывов 7, вычислительную машину 8, второй элемент «И 9, третий элемент «И 10, первый вход устройства 11, первый выход устройства 12, первый пороговый элемент 13, элемент «НЕ 14, второй пороговый элемент 15, второй вход устройства 16, накопитель 17, второй выход устройства 18, элемент задержки 19, формирователь импульсов 20, четве1ртый элемент «И 21, узел регистрации сбоев 22 и счетчик 23.
Перед началом работы сигналы с узла управлени 3 поступают на управл ющие входы элементов «И 5 и 9, подготавлива их дл прохождени меток времени от блока задани времени 1, и через выход 18 устройства в накопитель 17 поступает команда на начало считывани . Последовательность тактовых и кодавых импульсов с накопител 17 через вход устройства 16 и пороговый элемент 13 поступа iT на узел формировани последовательности ьмпульсов 2. По приходу тактового импульса ;игналом с выхода узла 2 запускаетс блок задани времени 1 и сбрасываетс счетчик 23. Перва метка времени с блока 1 устанавливает в нулевое положение триггер 4, втора метка времени через элемент «И 5 поступает на вход устройства 6 и далее на блок авторазрывов 7 вычислительной машины 8. Пришедший из накопител 17 кодовый импульс также поступает на узел 2 « сигнал с его второго выхода поступает на счетчик 23 и устанавливает триггер. 4 в единичное состо ние. По сигналу опроса, .поступившего на второй вход элемента «И 10 через вход устройства Л:1, в вычислительную машину 8 поступает «единица.
Если до прихода следующего тактового импульса из накопител поступает вторичный сигнал «единица, на выходе счетчика по вл етс сигнал, который фиксируетс узлом регистрации сбоев 22. По окончании Ввода информационного импульса в вычислительную машину сигнал с выхода блока 1 проходит через элемент «И 9 и сбрасывает блок задани 1времени 1. С приходом следующего тактового импульса работа устройства повтор етс .
Пороговый элемент 13 пропускает сигналы, амплитуда которых равна или больше амплитуды сигнала «единица, пороговый элемент 15 пропускает сигналы, амплитуда которых превышает амплитуду сигнала «нуль. В случае прихода с накопител сигналов «единичного уровн срабатывают пороговые элементы 13 и 15. Сигнал с выхода порогового элемента 13 проходит через элемент «НЕ 14 и на первом входе элемента «И 21 по вл етс запрещающий потенциал, запрещающий прохождение сигнала от порогового элемента 15 на узел регистрации сбоев 22. Если же .из накопител поступает сигнал, амплитуда которого лежит в интервале между «нулем и «единицей, срабатывает только пороговый эле.мепт 15. Так как пороговый элемент 13 не сработал на первом входе элемента «И 21 присутствует разрешающий потенциал и сигнал с выхода порогового элемента 15 через элемент задержки 19, формирователь 20, элемент «И 21 поступает на вход узла регистрации сбоев 22.
Элемент задержки 19 служит дл того, чтобы при приходе с накопител сигналов единичного уровн запрещающий потенциал на первом входе элемента «И 21 по вилс раньше, чем импульс на втором входе. Это исключает ложное срабатывание элемента «И 21.