SU486316A1

SU486316A1 - Data sorting device

Info

Publication number: SU486316A1
Application number: SU1949161A
Authority: SU
Inventors: Юрий Георгиевич Храбров
Original assignee: Войсковая часть 30895
Priority date: 1973-07-26
Filing date: 1973-07-26
Publication date: 1975-09-30

Description

1one

Изобретение относитс к устройствам дл обработки цифровых данных.This invention relates to digital data processing devices.

Известно устройство дл сортировки данных , содержащее ассоциативный запоминающий блок, подключенный к буферному запоминающему блоку, блоку управлени и блоку записи, и запоминающие блоки.A device for sorting data, comprising an associative storage unit connected to a buffer storage unit, a control unit and a recording unit, and storage units is known.

Известное устройство характеризуетс большими аппаратными затратами, невысокой скоростью работы и требует сложной программы обработки данных.The known device is characterized by high hardware costs, low speed and requires a complex data processing program.

Предлагаемое устройство отличаетс от известного тем, что оно содержит ключевые схе .мы, одни входы которых подключены к выходам соответствующих чеек ассоциативного запоминающего блока, другие - к выходу буферного запоминающего блока, а выходы - к соответствующим запоминающим блокам, выходы которых соединены с входами блока записи.The proposed device differs from the known one in that it contains key circuits, some inputs of which are connected to the outputs of the corresponding cells of the associative storage unit, others to the output of the buffer storage unit, and outputs to the corresponding storage units whose outputs are connected to the inputs of the recording unit .

Указанные отличи позвол ют упростить устройство и повысить его быстродействие.These differences can simplify the device and increase its speed.

На чертеже приведена схема предлагаемого устройства.The drawing shows a diagram of the proposed device.

Устройство содержит буферный запоминающий блок 1, в котором запоминаетс поступающий по входному каналу 2 пакет данных, блок управлени 3, который управл ет приемом пакета данных в блок 1 и выдачей слов (признаков) из блока 1 дл опроса в ассоциативный запоминающий блок 4 параллельногоThe device contains a buffer storage unit 1, in which the data packet arriving on the input channel 2 is stored, the control unit 3, which controls the reception of the data packet in unit 1 and the output of words (features) from block 1 for polling to the associative memory unit 4 of parallel

действи , ключевые схемы 5 по количеству запоминающих чеек блока 4, одни входы которых подключены к выходам 6 соответствующих чеек блока 4, а выходы 7 и другие входы 8 - соответственно к запоминающим блокам 9 и выходу блока 1. Выходы чеек блока 4 св заны каналом 10 с блоком управлени 3. Выходы блоков 9 посредством канала 11 соединены с входами блока записи 12. По каналу 13 из блока 1 поступают в блок 4 слова дл опроса.actions, key circuits 5 by the number of storage cells of block 4, one inputs of which are connected to the outputs 6 of the corresponding cells of block 4, and outputs 7 and other inputs 8 to the storage blocks 9 and output of block 1 respectively. The outputs of the cells of block 4 are connected by channel 10 with the control unit 3. The outputs of the blocks 9 are connected via channel 11 to the inputs of the recording unit 12. The channel 13 from the block 1 enters the block 4 words for polling.

Устройство работает следующим образом. По каналу 2 поступает очередной пакет данных . Блок 3 управл ет приемом пакета и пословно записывает его в блок 1. С окончанием приема каждое слово из блока 1 направл етс дл опроса по каналу 13 на вход блока 4. Если в результате опроса сигнал совпадени на выходах чеек блока 4 не по вл етс , то очередное слово пакета данных из блока 1 направл етс дл опроса в блок 4; если на одном или нескольких выходах чеек блока 4 по вл етс сигнал совпадени , то он по каналу 10 поступает в блок 3. Блок 3 управл ет выдачей из блока 1 всего пакета данных в схемы 5. Одновременно сигналы из блока 4 открывают соответствующие схемы 5. Пакет данных из блока 1 через открытые схемы 5 поступает в соответствующие блоки 9, послеThe device works as follows. Channel 2 receives the next data packet. Block 3 controls the reception of the packet and literally writes it to block 1. With the end of the reception, each word from block 1 is sent for polling on channel 13 to the input of block 4. If, as a result of polling, a match signal at the outputs of the cells of block 4 does not appear then the next word of the data packet from block 1 is forwarded for polling to block 4; if a match signal appears at one or several outputs of block 4, then it enters channel 3 via channel 10. Block 3 controls the output of block 1 of the entire data packet to circuits 5. At the same time, signals from block 4 open the corresponding circuits 5. The data packet from block 1 through open circuits 5 enters the corresponding blocks 9, after

чего очередное слово пакета данных направл етс из блока 1 в блок 4 дл опроса. Послеwhereby the next word of the data packet is sent from block 1 to block 4 for polling. After

опроса всех слов пакета данных, пакет данных в блоке 1 стираетс .polling all the words in the data packet, the data packet in block 1 is erased.

При записи в чейку блока 4 одного слова необходимость выдачи пакета данных на соответствующий блок 9 определ етс по одному этому слову; при записи в чейку блока 4 нескольких слов необходимость выдачи пакета данных определ етс по каждому из этих слов.When writing to a single-word block 4, the need for issuing a data packet to the corresponding block 9 is determined by this one word alone; When writing several words to a cell 4, the need for issuing a data packet is determined for each of these words.

Предмет изобретени Subject invention

Устройство дл сортировки данных, содержап ее ассоциативный запоминающий блок.A device for sorting data containing its associative storage unit.

подключенный к буферному запоминающему блоку, блоку управлени и блоку записи, и запоминающие блоки, отличающеес тем, что, с целью упрощени устройства и повышени его быстродействи , оно содержит ключевые схемы, одни входы которых подключены к выходам соответствующих чеек ассоциативного запоминающего блока, другие - к выходу буфериого запоминающего блока, а выходы - к соответствующим запоминающим блокам, выходы которых соединены с входами блока записи.connected to a buffer storage unit, a control unit and a recording unit, and storage units, characterized in that, in order to simplify the device and increase its speed, it contains key circuits, some of the inputs of which are connected to the outputs of the corresponding cells of the associative storage unit, others the output of the buffer storage unit, and the outputs to the corresponding storage units, the outputs of which are connected to the inputs of the recording unit.

7J7J

7272

1,101.10

лТг 7ltg 7