SU616654A1

SU616654A1 - Control unit for buffer storage

Info

Publication number: SU616654A1
Application number: SU742323403A
Authority: SU
Inventors: Владимир Алексеевич Грехнев
Original assignee: Предприятие В/Ч 44388-Р/П
Priority date: 1974-02-13
Filing date: 1974-02-13
Publication date: 1978-07-25

Description

ные на четыре регистра, и элементы 22-24, блок 25 управлени дл буферного Запоминающего устройства, содержащий элементы ИЛИ-НЕ 26-28, основные триггеры 29-32 и вспомогательные триггеры 33-35; выходные шины 36-38 запомингиощего устройства, шину 39 считывани информации.four registers, and elements 22–24, a control block 25 for a buffer Memory device, which contains elements OR – NE 26–28, main triggers 29–32, and auxiliary triggers 33–35; output buses 36-38 of the memory device, bus 39 for reading information.

Устройство работает следующим образом . На тактовую шину 8 посто нно пост упают импульсы, равные логическому нулю, частота которых не ниже возможной частоты записи информации. Дл записи информации в запоминающее устройство по шине 7 управлени поступает импульс, по которому первое слово записываетс в первый регистр, образованный триггерами 10-12, одновременно основной триггер 29 первого разр да блока управлени устанавливаетс в единичное состо ние, при этом на выходе элемента 26 по вл етс сигнал, равный логической единице, который поступает на нулевой вход вспомогательного триггера 33. С приходом по тактовой шине 8 очередного тактирующего импульса на Нулевом выходе вспомогательного триггера 33 по вл етс сигнал, равныйлогической единице, который переписывает информацию из триггеров 10-12 первого регистра в триггеры 13-15 второго регистра , кроме того, этот сигнал устанавливает основной тригге р 30 в единичное состо ние, а основной триггер 29 - в нулевое. Наличие св зи с нулевого выхода вспомогательного триггера 33 на единичный вход вспомогательного триггера 34 преп тствует по влению на нулевом выходе последнего сигнала, равного логической единице , в момент действи данного входного сигнала. С приходом следующего тактирующего импульса сигнал, равный логической единице, по вл етс на нулевом выходе вспомогательного триггера 34, который переписывает информацию из триггеров 13-15 второго регистра в триггеры 16-18 третьего регистра, устанавливает основной триггер 31 в единичное состо ние, а триггер 30 - в нулевое состо ние.The device works as follows. Pulses equal to a logical zero, the frequency of which is not lower than the possible frequency of recording information, fall continuously on the clock bus 8. To write information to the storage device, a pulse is fed through the control bus 7, in which the first word is written to the first register formed by the triggers 10-12, while the main trigger 29 of the first bit of the control unit is set to one, and the output element 26 is a signal equal to the logical unit, which is fed to the zero input of the auxiliary trigger 33. With the arrival of the next clock pulse on the clock bus 8, the zero output of the auxiliary trigger 33 appears drove, equal to the logical unit, which rewrites information from triggers 10–12 of the first register into triggers 13–15 of the second register; in addition, this signal sets the main trigger p 30 to the single state, and main trigger 29 to the zero state. The presence of a connection from the zero output of the auxiliary trigger 33 to the single input of the auxiliary trigger 34 prevents the appearance at the zero output of the last signal, equal to a logical one, at the instant of action of this input signal. With the arrival of the next clock pulse, a signal equal to the logical one appears at the zero output of the auxiliary trigger 34, which rewrites the information from the second register triggers 13-15 to the third register triggers 16-18, sets the main trigger 31 to the state one, and 30 - to the zero state.

Через ( п -1) тактовьах импульсов, где П - количество регистров дл хранени числа, первое слово окажетс в И -ом регистре.Through (n -1) clock pulses, where P is the number of registers for storing the number, the first word will appear in the AND th register.

Запись и перепись из регистра в регистр следующего слова осуществл етс аналогично.Writing and rewriting from register to register of the next word is done in a similar way.

Через ( П -2) тактовых импульсов второе слово окажетс в ( п-1)-м регистре.Through (P – 2) clock pulses, the second word will appear in the (p – 1) th register.

При считывании информации из запоминающего устройства на шину 39 считывани подаетс импульс считывани , и первое слово из П -го регистра через элементы 22-25 выводитс из устройства,, Поскольку при этом триггер 32 устанавливаетс в нулевое состо ние, то очередным тактирующим импульсом информаци из ( П-1)го регистра переписываетс в п -и регистр.When reading information from the storage device, a read pulse is applied to the read bus 39, and the first word of the P-th register is outputted from the device through elements 22-25, since the trigger 32 is set to the zero state, the next clocking information from ( P-1) of the first register is rewritten into the n-th register.

Аналогично переписываетс информаци из младших регистров в освобождающиес регистры.Similarly, information is rewritten from lower registers to free registers.

Таким образом, сдвиг единицы в основных триггерах блока управлени дл буферного запоминающего устройства происходит за один такт, т.е быстродействие предлагаемого блока управлени выше .при более простой структуре устройства.Thus, the unit shift in the main triggers of the control unit for a buffer memory device occurs per cycle, i.e., the speed of the proposed control unit is higher with a simpler device structure.

Claims

1. USSR Author's Certificate No. 411652, M, Cl. H 03 K 25/00, 1971.

2. Authors certificate of the USSR. 407396, M.C. G11 From 19/00, 1970.

Bh7 Bhv

S JГ JГЛГлГУГ J JЛS J

Vyk35