SU475897A1 - Процессор цифровой вычислительной системы - Google Patents

Description

Изобретение относитс  к цифровой вычислительной технике, в частности к структурам центральных процессоров вычислительной системы, содержащей набор квазинезависимых блоков, работающих с совмещением во Бремени, включа  встроенный блок диагностики. Известны процессоры цифровых вычислительны ). систем, содержащие квазинезависимые блоки, такие как блок команд, блок управлени  пам тью, подключенный к блоку пам ти и включающий в себ  входные и выходные регистры, пульт управлени . Однако такие процессоры вычислительных систем имеют недостаточно высокое быстродействие , их диагностическа  аппаратура сложна, что вызвано ее автономностью и универсальностью, и, кроме того, в них не испо.ьзуетс  оборудование местных -блоков управлени , имеющихс  в различных подсистемах системы, дл  диагностики процессора . Разделение функций контрол  и диагностики процессора между отдельными подсистемами путем использовани  оборудовани  местных блоков управлени  этих подсистем  вл етс  существенно новым и принципиально отличает данный процессор от известных. Цель изобретени  - сокращение оборудовани  и повышение быстродействи  процессора . Это достигаетс  тем, что в процессоре выход наложени  и выход инверсии блока диагностики соединены с третьим и четвертым входами блока управлени  пам тью, информационный выход блока диагностики подключен к четвертому входу двоичного арифметического устройства, а п тый и щестой входы двоичного арифметического устройства - соответственно к выходу прерываний и выходу кода условий дес тичного арифметического устройства, выход результата которого соединен с входом блока диагностики. Второй выход двоичного арифметического устройства подключен к первому входу блока команд, второй вход которого св зан с вторым входом процессора. На фиг. 1 представлена блок-схема процессора цифровой вычислительной системы; на фиг. 2 приведен пример построени  нодсистемы управлени  уровн ми совмещени  блока команд; на фиг. 3 - пример построени  блока управлени  пам тью процессора. Предлагаемый процессор содержит блУк-,1 команд, двоичное арифметическое устройство 2, дес тичное арифметическое устройство 3, блок 4 управлени  оперативной пам тью и блок 5 диагностики. Двоичное арифметическое устройство 2 имеет входной - выходной регистр 6, коммутатор 7 и триггеры 8. Входной-7-выходной регистр 6. соединен с регистром 9 информации и фотографировани  блока 5 диагностики, а этот регистр - с регистро.м 10 результата дес тичного арифметического устройства 3. Блок 1 команд содержит управл ющие триггеры 11, соединенные С коммутатором 7 двоичного арифметического устройства 2. Дес тичное арифметическое устройство 3 св зано с двоичным арифметическим устройством 2 щинами прерываний и кода условий, подсоединенными соответственно к выходам 12 и 13 устройства 3. К блоку 1 подключена кнопка 14 «Вывод . Блок 4 соединен с блоком 15 пам ти, а также через канал 16 - с накопителем 17 на магнитной ленте. Выходы наложени  18 и инверсии 19 подключают блок 5 диагностики к блоку 4 управлени  пам тью. В состав схемы, представленной на фиг. 2 входит подсистема управлени  уровн .ми совмещени  блока команд, котора  состоит из трех частей: устройства 20 выборки команд, устройства 21 выборки чисел и устройства 22 отсылки результата. Устройство 20 выборки команд содержит триггеры 23, 24 зан тости, триггер 25 готовности, счетчик 26 запроса команды. счетчик 27 тактов выборки команд, логическую схему 28, регистр 29 команд, буферные регистры 30, 31, комбинаторную схему 32 и схему 33 совпадени . Вход 34 св зан с пультом, а выход 35 и. вход 36 - с блоком 4 управлени  пам тью. В устр ойство 21 выборки чисел введены триггер 37 зан тости, триггер 38 готовности , счетчик 39 тактов выборки чисел, комбинаторна  схема 40, регистр 41 команд, регистр 42 адреса числа, регистр 43 первого числа .и регистр 44 второго числа. Вход 45 и выходы 4б, 47 соединены с блоком 4, а выходы 48, 49, 50 - с блоками 2 и 3. Устройство 22 отсылки результата состоит из триггера 51 зан тости, триггера 52 запроса записи, счетчика 53 управлени  записью результатов в блок 15 па.м ти, логических схем 54, 55, регистров 56, 57 и схемы 58 сравнени  адресов. Выход 59, вход 60 и выходы 61 и 62 св заны с блоком 4, а выход 63 и вход 64 - с блоком 2. Блок 4 управлени  пам тью содержит узел 65 приоритета, схему 66 разрещени  конфликтов, входные логические схемы 67, входные регистры 68, схему 69 инверсии и выходные регистры 70. В состав узла 65 вход т схема 71 приоритета каналов, схема 72 приоритета процессора и схема 73 приоритета обобщенных запросов. Вход 74 . соединен с процессором, входы 75 - с каналами , а выход 76 - с блоком 15 пам ти. Схема 66 св зана со схемой 73 шиной 77 и со схемой 72 - шиной 78. Блок 1 команд процессора цифровой вычислительной системы выполн ет функции центрального управлени  работой системы , в которой используетс  совмещение во времени работы отдельных подсистем, т. е. отдельные блоки системы, такие как блок команд, двоичное арифметическое устройство 2, дес тичное арифметическое устройство 3 и блок 4 управлени  пам тью. работают квазинезависимо и параллельно во времени. Так как к современным вычислительным системам предъ вл етс  требование работы с высокой степенью надежности, а также требование сокращени  времени просто  при выполнении ремонта, то в систему введены блок 5 диагностики и специальный режим работы «тесты локализации неисправностей,г в котором использованы специальные диагностические таблицы. Тестовые данные размещены на магнитной ленте в накопителе 17. Тестовые данные, например тест N, наход тс  до диагностической таблицы, относ щейс  к (N-1)-му тесту, за которой следует (Ы + 1)-й тест и N-  диагностическа  таблица, размещаема  за ним. Диагностическа  таблица представл ет собой совокупность двоичных разр дов. В ней каждой единице соответствует какое-либо оборудование системы, неисправности которого способны вли ть на выполнение тестов локализации неисправностей. В фиксированных област х блока 15 пам ти выделены три зоны: А, В - дл  последовательного ввода тестов локализации неисправности.и зона Сдл  накоплени  диагностических таблиц. Если тест локализации неисправности прошел удачно, необходимо осуществить гическое сложение (z ), где элементы зоны С, а и/ - соответствующие элементы диагностической таблицы. Диагностическа  таблица инвертируетс  и лорически складываетс  с зоной С (в случае, если тест локализации неисправности прощел удачно). Дл  этого в момент ввода N-й диагностической таблицы в блок 15 па.м ти блок 5 диагностики выдает в блок 4 сигнал «наложение по щине, подключенНОЙ к выходу 18. Блок 14 управлени  пам тью , в свою очередь, передает его в блок 15 пам ти по адресу, полученному блоком 4 от канала 16. Когда требуетс  инверси  диагностической таблицы, блок 5 формирует на выходе 19 сигнал «инверси , который заставл ет блок 4 инвертировать информацию, передаваемую каналом 16 перед ее наложением , в зоне С. В блоке 15 пам ти устанавливаетс  специальный режим записи, позвол ющий логически суммировать старое содержимое  чейки с записываемой вновь информацией и фиксировать новый результат в этой же  чейке. После этой операции первоначально очищенна  зона С заполн етс  единицами. Подозреваемым неисправност м соответствуют нулевые разр ды в зоне В.

В системе предусматриваетс  возможность аппаратного выведени  содержимого зоны С на внещний носитель (перфокарты, электроннолучевые трубки и т. д.). Кнопка 14 «Вывод, выполн юща  эту функцию, непосредственно подключена к блоку 1, причем нажатие на кнопку имитирует инструкцию процессора «начать ввод/вывод. Адрес канала и устройство ввода/вывода (не показано на фиг. 1) задаютс  в этом случае от переключателей пульта, используемых при первоначальной загрузке программ.

Адресное слово канала хранитс .в 72-й  чейке, и соответствующа  канальна  программа вывода заранее вводитс  в блок 15 пам ти (по сигналу «первоначальна  загрузка программы) одновременно с канальной программой загрузки тестов локализации неисправностей и диагностических таблиц.

Операцию логического сложени  диагностических таблиц можно заменить на операцию логического умножени . В этом случае , если N-й тест локализации неисправностей не прощел, то соответствующие разр ды диагностической таблицы должны логически умножатьс  на содержимое соответствующей  чейки зоны С. Если N-й тест локализации неисправности прошел, то проводитс  логическое умножение инверсии соответствующего разр да диагностической таблицы на содержимое соответствующей  чейки в зоне С. Предварительно зона С заполн етс  единицами. В результате этого подозреваемым неисправност м в зоне С соответствуют единичные разр ды в соответствующих позици х. Операцию инверсии нецелесообразно проводить в блоке оперативной пам ти, так как иначе пришлось бы вводить оборудование, осуществл ющее инверсию, в каждый блок оперативной пам ти в.место одного блока управлени  пам тью. Логическое сложение или умножение можно, но нецелесообразно, перенести в блок управлени  пам тью, так как при записи необходимо старую считанную информацию передать в блок управлен-и  па.м тью, провести в нем логическую операцию , а результат вновь направить в оперативную пам ть.

Когда неисправность имеет неустойчивый характер, то .удачно выполненные тесты локализации неисправности несут мало полезной информации, так как в момент выполнени  теста данна  неисправность может отсутствовать. В общем случае в блоке 15

пам ти выдел етс  зона С дл  устойчивых неисправностей и зона С. Если тест локализации неисправности выполнен неправильно , то инвертированные диагностические таб- лицы накапливаютс  (суммируютс  логически ) в зоне С, а если правильно, то неинвертированные диагностические таблицы накапливаютс  в зоне С

При неустойчивых неисправност х в основном используетс  только зона С (С - как вспомогательна  информаци  по усмотрению оператора). Дл  устойчивых неисправностей необходимо находить дополнительное пересечение зон С и С. Это делают либо визуально, либо путем вывода содержимого зоны С на перфокарты и репродукцией на эти перфокарты содержимого зоны С . Пульт оператора может содержать переключатель управлени  выводом этих зон. Дл  ввода в зону С и Св блоке диагностики предусмотрена специальна  схема коррекции канальной программы в зависимости от удачного или неудачного прохождени  теста локализации неисправности. (Схема коррекции на фиг. 1 не показана).

Предпочтительным вариантом выполнени  диагностических тестов в предлагае-мой системе  вл етс  вариант с использованием специального режима записи с наложением в блоке управлени  пам тью.

Пересылками информации в процессоре и выполнение.м програ.ммы в систе.ме управл ет блок команд (фиг. 1). который содержит систему управлени  уровн ми совмещени  (фиг. 2). В системе управлени  уровн ми совмещени  работой-устройств 20-22 управл ют счетчик 26 запроса команды. , счетчик 27 тактов выборки команд, счетчик 39 тактов выборки чисел и счетчик 53 управлени  записью результатов в пам ть. При подаче с пульта сигнала «Пуск на вход 34 пли от сигнала, поступающего со счетчика 39 на логическую схему 28. запускаетс  счетчик 26, формирующий на выходе 35 запрос иа командх в блок 4. Счетчик 27. запускаемый сигналом со схемы 39, готовит в регистре 29 команд очередную команду. Информаци  дл  очередной команды nocTyiiaет в буферные регистры 30 и 31 с входа 36 из блока 4. Сигнал сопровождени  команды, поступающий одновременно с пнфор .мацией с входа 36, устанавливает в «1 триггеры 23 и 24 зан тости соответственно заполн емому регистру. С помощью комбинаторной схемы 32 происход т выборка соответствующих частей команды из буферных регистров 30 и 31 и помещение этих частей в регистр 29 команд. Триггер 25 готовности устанавливаетс  в «О в начале работы счетчика 27 и в «1 - по оконча НИИ работы этого счетчика. Это достигаетс  благодар  схеме 33 совпадени , котора  учитывает наличие информации в регистрах 30 и 31 соответственно. Триггеры 23 и 24 обеспечивают включение счетчика 26

запроса команды в тех случа х, когда информаци  из регистра 31 полностью передана в регистр 29 команд.

Следующий уровень совмещени  запускаетс  при наличии в триггере 25 единицы, что указывает на готовность устройства 20 выборки команд, и нул  в триггере 37 зан тости , что указывает на незан тость устройства 21 выборки чисел. При этом начинает работать счетчик 39, запускае.мый через комбинаторную схему 40, в результате чего прини.маетс  очередна  ко.манда в регистр: 41 и формируетс  адрес числа в регистре 42. Адрес числа с выхода 46 и запрос числа с выхода 47 передаетс  в блок 4. Числа, подлежащие обработке, фор.мируютс  в регистре 43 первого числа и в регистре 44 второго числа, поступа  в эти регистры из блока пам ти.

Триггер 37 устапавливаетс  в «1 в момент начала счета в счетчике 39«и сбрасываетс  в «О сигналом сопровождени , поcтvнaк )( по в.ходу 45. Тр,иггер 38 готовности устанавливаетс  в «1 сигналом, поступающим по входу 45,1 сбрасываетс  в «О в начале работы следующего уровн  сигналом , поступающим по выходу 63. Уровень отсылки результата начинает работать при условии, что триггер 38 находитс  в «1 и при наличии «О в триггере 51 зан тости уровн , что обеспечиваетс  логической схемой 55. Этот ровень принимает адрес отсылки результата в регнст|1 56 из регистра 42 и команду в регистр 57 из регистра 41.

rioii пь полнении первого такта счетч ка 53 фо|)п1р етси ciiiiia.T начала операции На выходе 63 и осуществл етс  передача чисел по выходам 48 , 49 и ко.манды по выходу 50 в блоке 2 и 3.

Дальнейша  работа устройства 22 начинаетс  с четвертого такта счетчика 53 либо по сигналу «конеп работы арифметического устройства, поступающему по входу 64 в том случае, когда нет записи в пам ть, либо по сигналу «результат записан , проход щему по входу 60 из блока 4, если имела место запись в пам ть, что обеспечиваетс  логической схе.мой 54 на входе четвертого разр да счетчика 53. Запрос на запись в блок 4 подаетс  -с выхода 62 от триггера 52 запроса записи, а адрес записи - с выхода 61 в блок 4.

Триггер 51 зан тости устанавливаетс  в «1 при нача.те счета в счетчике 53 и сбрасываетс  в конце работы этого счетчика.

Дл  разрен епи  конфликтных ситуаций, .возникающих при совпадении адреса отсылки результата с адресом числа, дл  регистров 42, 56 предусмотрена схема 58 сравнени  адресов. При совпадении адресов в этих регистрах схема 58 вырабатывает сигнал отмены запроса числа, поступаюаи1Й в блок 4 с выхода 59. Конфликтные снтуации не нсчерпываютс  о1П;санной, но дл 

анализа и разрещени  других конфликтных ситуаций не требуетс  отмена запроса.

Команда «Вывод с пульта (от кнопки) реализуетс  путем засылки в регистр 56 инфор.мации с пульта и принудительного исполнени  инструкции вывода информации из канала.

Блок команд обращаетс  в блок 15 пам ти дл  Чтени  команд и операндов и записи результатов выполнени  операции. Так как запросы на обращение в пам ть .могут возникнуть в различных блоках одновременно , то их обработку необходимо осуществл ть в приоритетном пор дке. Запросы от каналов 16 подаютс  на схему 71

приоритета каналов, а запросы от блока 1 - на схему 72 приоритета процессора. Управление узлом 65 осуществл етс  сигналами сброса по щине 77 и сигналами блокировки по щине 78, поступающими со схемы 66 разрещени  конфликтов на схему 73 приоритета обобщенных запросов и схему 72 приоритета процессора соответственно. Выходные сигналы узла 65 управл ют работой входных логических схем 67, на которые проход т входные данные от процессора по

5 входу 74 и входные данные от каналов по входам 75.

Узел 65 разносит по времени выполнение этих запросов в блоке 4. На входные регистры блока 4 принимаютс  входные данные от того абонента процессора, который в данный момент получил .приоритет. Схема 66 разрещени  конфликтов выдел ет код номера устройства блока пам ти, к которому в данный момент проводитс  обращение , и анализирует состо ние этого устройства. При зан тости устройства блока пам ти его номер запоминаетс  в схеме 66, а в узел 65 посылаютс  сигналы сброса схемы 73 и блокировки схемы 72, которые вызывают начало просмотра запросов каналов . Как только устройство блока пам ти , в которое обращалс  данный блок процессора , освобождаетс , схема 66 посылает в узел 65 сигнал, который в случае отсутстви  запросов от каналов вновь устанавливает приоритет проц ессора. Если дан- ный абонент процессора обращаетс  в свободное устройство блока пам ти, то это устройство запускаетс , и в соответствующий абонент процессора посылаетс  сигнал «Ответ. По этому сигналу абонент процессора формирует следующий запрос в блок пам ти.

При обнаружении конфликта Между обращени ми от различных блоков процессора вырабатываютс  сигналы отмены запроса в блок пам ти, который поступает на схему 66 разрещени  конфликтов блока 4. В случае наличи  этого сигнала сбрасываетс  соответствующий запрос в узле 65 и если этот запрос уже начал обрабатыватьс , его обработка прекращаетс , а узел 65 приоритета переходит к просмотру следующих запросов . При этом сигнал «Ответ COOTIKMствующему абоненту по входу 60 от выходного регистра 70 не выдаетс .

Инверси  информации осуществл сче  в схеме 69. При подаче этой инверсии с входных регистров 68 блока 4 па его выхо,1. ыс регистры 70 и наличии соответствующего сигнала на выходе 19 блока 5 диа1-| истпки . Информаци , записанна  во входном регистре 68, инвертируетс  схемой 69 и переписываетс  в выходные регистры 70 св занные с блоком пам ти по выхо;и 76.

Выход 18 наложени  транзито: пр1л одит через блок 4 управлени  пам тью нз соответствующие вентили, осуществл ющие управление регенерацией инфор.ации в блоке пам ти. Эти вентили на фкг. 3 не показаны .

С пелыо сокращени  чис.ча BXU,.UJB ;.; блоке 4 входной-выходной регисг; -i устройства 2 св зан с регистрсмм 9. :j iiocледний , в свою очередь, - с выходным регистро.м 10 устройства 3. Это позвол ет вместо трех входов по информации на блок 4 (от устройств 2 и 3 и блока 5) ммсть один - от устройства 2. Последоватсмьна  пересылка результата из усгройства 3 п блока 5 ли.митирована по врелгени (дес тичные опера 1ии и режи. диагп(:;стлк 1 с.габо вли ют на производительность спстем,;. Кроме того, регистр 9 информации i-. cpOTi)графирован   используетс  д,1  ocDOca состо ний основных регистров процессора iip; диагностике с последующей записью- в ф-иг,сированнуй зону пам ти.

УпроЩ1ение стр -ктуры блока до.стгм отс  помещением в устройство 2 комАПт тора 7, управление которым осуц еств,; етс  от управл ющих триггеров 11 блока 1 команд . Ко.ммутатор 7 организует перепись операндов так, чтобь( упрост ггь иос.ледующую обработку н запись результата в регистры общего назначени  блока 1 (не показаны на фиг. 1). Применение комм г.атора позвол ет повысить быстродействие .за счет совмещени  приема и выставлени  операндов в трёбуемчЮ 3OHv вх()дного-вь ходного регистра f- без последующе -о унор  узчеПИЯ распо.южении икформацип н регистре . Д.ч  того, чтобы лаксималько npocтить блок 1 выход 2 прерываний и выхо.:1 13 кода усло)зий (дл  операций фггрмат  с заданием одного о:;ср.1;;да в команде и выборки другог; С11ер,.;;:да ил пам ти, а также фс;рл;ата. в которол; оба о 1ераида размеП1;::о-:с  в блске i;5- па.1 ти) ycTpoiicTBa 3 чере-з ре;т1стры и триггеры 8 стропства 2 соединены t: 6.;(JK(.)M i км а;-:д.

В цифровой з;,1чис.иг; мьной системе исгю .1ьзовано ирограм: ;ное 15ычисле1 не текущего В;)ел;ени. В  чейке б,ичча хранитс  3 1;:-е1;;;е raiiMepa. Коррекгировка этиго зиаисиин осуи1еетвл етс  с иох1ои1ью счетчикоь таил,ера (не показан на чертежах) ii .Ь: «Таймер-;-, который В1 рабатываетс  6.U) 1 и поступает в устройство 2, где ио .1 «Taihiep выполи етс  инст|)уки(  Быч тание с плавающей -;-; п той.

1 роцессор ци1р;н К Й вычпс.1Ите:1Ы1ОЙ системе; , содержащий o.iOK диагности1 и. блок уиравлеии  пам тью, соединещ ый е блоком Г1ал: тп ч блоком команд, выход которого по.:,ключе1; ;-. первым входам дее -гичиого ап ;ф ч1и;-.-.; иo устройства i дво :чиого ари( иччЧ-чо ; - -стр01 ет15а. второй и третий Bxo,u,i )i:iporo соединены соответственно с iJ;Чlp: i i и третьим выходами б.кзка КОМУ..;. 1;егвь:й и второй входы блока ч1рав,енич runiSiiino подключены соот|;етот;кч1Ич к иемкпл входу процессора и ;С1: ВОл; БЫХОД .iBc. арифмепгческого хстройст а, oт. i u :цu i. тем, что, с целью сокраиеии  (;г:ич1  и иоььцнещ   быстродействие; , в 15ипчод на.тожепи  н выход инверсии блока Д ;аг1остики соединены соответственно с трсп-ил н четвертым входами блока управ,:еи1 н иам г|,ю, ин(|)ормационный вь:ход б, диагности1-;и по.тключек к чегйсотом входу )1чз apiujnieтического устройства, и тьп; и ineeToii, вхо ды KOTOi oi4j г одклкчц-иь соответствеино к выходх иресь:с ;И ; и иь ходх кода ус.ловий дес тичного л;)иф :е; 1-:еско:ч1 устройства, (Д .ibTaTa ко;чч ; го сосд1п- ен с вход (;м блока диагностики, второ,й выход двоичиого ариазметическд-U .стройства иодк ,-почеи к пегзо ;. блока команд, второй вход которого соединен со вторым входом nponeeeoj a.

l

I