SU474051A1 - Device to enter information in the shift register - Google Patents
Device to enter information in the shift registerInfo
- Publication number
- SU474051A1 SU474051A1 SU1396356A SU1396356A SU474051A1 SU 474051 A1 SU474051 A1 SU 474051A1 SU 1396356 A SU1396356 A SU 1396356A SU 1396356 A SU1396356 A SU 1396356A SU 474051 A1 SU474051 A1 SU 474051A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- trigger
- input
- register
- shift register
- pulse
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
сов с произвольной расстановкой относительно тактовых, в том чнсле и располол-сенных в интервале между тактовыми импульсами, а также нормирование по длительности импульсов в регистре.Owls with an arbitrary arrangement relative to the clock, including those located in the interval between clock pulses, as well as rationing the pulse duration in the register.
Эта цель достигаетс тем, что единичный выход запоминающего триггера соединен с нулевым входом триггера обратной св зи, нулевой выход которого соединен с нулевым входом запоминающего триггера и со входом первого входного ключа сдвигового регистра, входы схемы совпадени соединены с щиной вторых тактовых импульсов и с выходом соответствующего разр да сдвигового регистра.This goal is achieved by the fact that the single output of the memory trigger is connected to the zero input of the feedback trigger, the zero output of which is connected to the zero input of the memory trigger and to the input of the first input key of the shift register, the matches of the second clock pulse and the output of the corresponding bit register shift register.
Устройство выполн етс на двух статических триггерах RS-типа: запоминающем и обратной св зи. Первый из них запоминает поступивщий на информационный вход импульс. Информаци с выходов запоминающего триггера вводитс в регистр через ключи сдвигового регистра. Второй триггер выполн ет функции звена отрицательиой обратной св зи: он включаетс лишь по окончании ввода в регистр импульса требуемой длительности и, включившись, прекращает ввод информации в регистр. Оба триггера соединеиы таким образом , что после включени триггера обратной св зи запоминающий триггер и триггер обратной св зи последовательно выключаютс , и схема возвращаетс в исходное состо ние .The device is performed on two static RS-type triggers: memory and feedback. The first of them remembers the impulse arriving at the information input. Information from the outputs of the memory trigger is entered into the register via shift register keys. The second trigger performs the functions of a negative feedback link: it is turned on only after the input of a pulse of the required duration into the register and, having turned on, stops entering information into the register. Both triggers are connected in such a way that after switching on the feedback trigger, the memory trigger and the feedback trigger are successively turned off and the circuit returns to its original state.
На фиг. 1 - приведеиа схема предложенного устройства; на фиг. 2 - временные диаграммы, по сн ющие его работу.FIG. 1 is a diagram of the proposed device; in fig. 2 - time diagrams that show his work.
Устройство выполнено на элементах «И - НЕ («ИЛИ-НЕ): элемент 1 образует инвертор , элементы 2 и 3 - запоминающий триггер , элементы 4 и 5 - триггер обратной св зи , элемент 6 - схему совпадени . По щинам 7 и 8 подаютс соответственно первые и вторые тактовые импульсы. Устройство содерл ит информационный вход 9. Выходы устройства через ключи 10 соединены со входами сдвигового регистра с разр дами 11 и 12, имеющими выходы 13-15. Выход одного из разр дов регистра подключаетс к входу 16 схемы совпадени 6.The device is made on elements AND AND NOT (OR OR NOT): element 1 constitutes an inverter, elements 2 and 3 a memory trigger, elements 4 and 5 a feedback trigger, element 6 a coincidence circuit. On lines 7 and 8, the first and second clock pulses are applied respectively. The device contains information input 9. The device outputs are connected via keys 10 to the inputs of a shift register with bits 11 and 12, having outputs 13-15. The output of one of the register bits is connected to the input 16 of the matching circuit 6.
Устройство работает следующим образом.The device works as follows.
Информациоиный импульс поступает по входу 9 непосредственно или через инвертор 1 (при положительном импульсе) на единичный вход запоминающего триггера, т. е. па элемент «И - НЕ. Триггер включаетс независимо от сдвига фазы информационного импульса относительно тактового импульса. Единственным условием включени триггера вл етс :The information pulse arrives at input 9 directly or through inverter 1 (with a positive pulse) to the single input of the memory trigger, i.e., the AND element. The trigger is activated regardless of the phase shift of the information pulse relative to the clock pulse. The only condition for triggering is:
ИНф - ТINF - T
где Д/т - врем включени триггера. С выходов запоминающего триггера сигналы (логический «О и логическа «1) поступают на входные ключи 10 сдвигового регистра: на первый входной ключ, «О - на второй. Блил айщим первым тактовым импульсом «1where D / T is the trigger on time. From the outputs of the memory trigger, the signals (logical "O and logical" 1) are sent to the input keys 10 of the shift register: to the first input key, "O - to the second. He blinked with the first clock pulse "1
записываетс в первый триггер первого разр да 11 сдвигового регистра. Последующим вторым тактовым импульсом «1 записываетс во второй триггер первого разр да. Запись «1 в первый разр д регистра продолжаетс до тех пор, пока не сработает триггер регистра , единичный выход которого соединен со входом схемы совпадени 6. Схема совпадени срабатывает при поступлении на ееis written to the first trigger of the first bit of the 11 shift register. The subsequent second clock pulse "1 is written to the second trigger of the first bit. The "1 for the first register bit" record continues until the register trigger operates, the unit output of which is connected to the input of the matching circuit 6. The matching circuit is triggered when it arrives
входы «1 с соответствующего триггера регистра и второго тактового импульса и формирует сигнал включени триггера обратиой св зи (элементы «И - НЕ 4 и 5), ноступающий на его единичный вход. Поскольку на нулевом входе триггера обратной св зи действует «1 с единичного выхода запоминающего триггера, «О на единичном входе триггера обратной св зи включает этот триггер. Сигнал с нулевого выхода триггера обратной св зиthe inputs "1 from the corresponding register trigger and the second clock pulse" and generates a turn-on trigger signal for the reversing communication (the elements "AND - NOT 4 and 5) that are not available to its single input. Since the “1 from the single output of the memory trigger” acts on the zero input of the feedback trigger, “On on the single input of the feedback trigger it switches on this trigger. The signal from the zero output trigger feedback
поступает на нулевой вход запоминающего триггера и на входной ключ 10. Ключ запираетс , запись «1 в регистр прекращаетс . Если к этому моменту импульс на информационном входе 9 устройства закончилс , тоenters the zero input of the memory trigger and the input key 10. The key is locked, the recording "1 in the register is terminated. If by this moment the pulse at the information input 9 of the device has ended, then
запоминающий триггер выключаетс , и «О с его единичного выхода поступает на нулевой вход триггера обратной св зи и включает его после окончани второго тактового имнульса . Если же к моменту включени триггераthe memory trigger is turned off, and "O" from its single output goes to the zero input of the feedback trigger and turns it on after the second clock pulse ends. If by the time the trigger is activated
обратной св зи импульс на информационном входе еще не закончилс , то до его окончани на единичном выходе запоминающего триггера будет «1. По окончании импульса на информационном входе запоминающий триггерSince feedback has not completed the pulse at the information input, then before it ends, the single output of the memory trigger will be "1. At the end of the pulse at the information input, a memory trigger
под действием «О на его нулевом входе выключаетс и выключает триггер обратной св зи; схема возвращаетс в исходное состо ние. На фиг. 2 показаны временные диаграммы дл случаев, когда импульс на информационном входе расположен между тактовыми импульсами , причем этот импульс имеет длительность больше периода следовани тактовых импульсов (номера диаграмм соответствуют номерам элементов и св зей на фиг. 1).under the action of "O at its zero input, it turns off and off the feedback trigger; the circuit returns to its original state. FIG. Figure 2 shows timing diagrams for cases where a pulse at the information input is located between clock pulses, and this pulse has a duration longer than the clock pulse following period (the numbers of the diagrams correspond to the numbers of elements and links in Fig. 1).
Временные диаграммы соответствуют случаю подключени входа 16 схемы совпадени 6 к единичному выходу второго триггера первого разр да регистра, т. е. к выходу 14; при этом длительность импульсов в регистреTiming diagrams correspond to the case where input 16 of the coincidence circuit 6 is connected to the unit output of the second trigger of the first register bit, i.e. output 14; while the duration of the pulses in the register
т„ Г.t „G.
Дл увеличени длительности импульса вдвое, втрое и т. д. необходимо лишь переключить вход схемы совпадени 6 на выход второго триггера соответственно второго, третьего и т. д. разр дов регистра, при этом Тц будет равна соответственно 2Т, ЗТ и т. д.To increase the pulse duration twice, threefold, etc., it is only necessary to switch the input of the coincidence circuit 6 to the output of the second trigger of the second, third, and so on bits of the register, respectively, while TC will be equal to 2T, 3T, etc.
Предмет изобретени Subject invention
Устройство дл ввода ииформации в сдвиговый регистр, содержащее запоминающий триггер, единичный вход которого соединен через инвертор с информационным входом устройства, триггер обратной св зи, единичный вход которого соедииен с выходом схемыA device for inputting information into a shift register containing a memory trigger, a single input of which is connected via an inverter to the information input of the device, a feedback trigger, whose single input is connected to the output of a circuit
совпадени , единичный и нулевой выходы запоминающего триггера соединены с входами первого и второго входных ключей сдвигового регистра соответственно, входы обоих входных ключей соединены с шиной первых тактовых импульсов, отличающеес тем, что, с целью повышени помехоустойчивости и функциональной надежности, единичный выход запоминающего триггера соединен с нулевым входом триггера обратной св зи, нулевой выход которого соединен с нулевым входом запоминающего триггера и со входом первого входного ключа сдвигового регистра, входы схемы совпадени соединены с шиной вторых тактовых импульсов и с выходом соответствующего разр да сдвигового регистра.coincident, the single and zero outputs of the memory trigger are connected to the inputs of the first and second input keys of the shift register, respectively, the inputs of both input keys are connected to the first clock pulse bus, characterized in that, in order to improve noise immunity and functional reliability, the single output of the memory trigger is connected to the zero input of the feedback trigger, the zero output of which is connected to the zero input of the memory trigger and the input of the first input key of the shift register, the input The coincidence circuits are connected to the second clock bus and to the output of the corresponding shift register register.
П П П П П П ПP P P P P P P
ИAND
иг. 2ig. 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1396356A SU474051A1 (en) | 1970-01-08 | 1970-01-08 | Device to enter information in the shift register |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1396356A SU474051A1 (en) | 1970-01-08 | 1970-01-08 | Device to enter information in the shift register |
Publications (1)
Publication Number | Publication Date |
---|---|
SU474051A1 true SU474051A1 (en) | 1975-06-14 |
Family
ID=20449442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1396356A SU474051A1 (en) | 1970-01-08 | 1970-01-08 | Device to enter information in the shift register |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU474051A1 (en) |
-
1970
- 1970-01-08 SU SU1396356A patent/SU474051A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU474051A1 (en) | Device to enter information in the shift register | |
US3683370A (en) | Input device | |
SU424234A1 (en) | SHIFT REGISTER | |
SU373885A1 (en) | COUNTER OF PULSES ON POTENTIAL ELEMENTS | |
SU1264206A1 (en) | Switching device for multichannel check and control systems | |
SU466508A1 (en) | Device for comparing binary numbers | |
RU2105357C1 (en) | Shift register | |
SU591807A1 (en) | Arrangement for fixing signal pulse time-related position | |
SU494844A1 (en) | Single pulse shaper | |
SU117503A1 (en) | Binary reversible counter with triggering triggers on single inputs | |
SU378830A1 (en) | DEVICE FOR SYNCHRONIZATION SIGNALS | |
SU921094A1 (en) | Decimal counter | |
SU383048A1 (en) | TWO-SHIFT RELEASE SHIFT WITH DETECTION | |
SU364112A1 (en) | ACCOUNT DEVELOPMENT PRESERVING INFORMATION DURING POWER SUPPLY | |
SU492041A1 (en) | Device for separating recurrent sync signal | |
SU1522383A1 (en) | Digital pulse generator | |
SU410555A1 (en) | ||
SU1608669A1 (en) | Redundancy device | |
SU1265971A1 (en) | Device for generating pulse bursts | |
SU636601A1 (en) | Information input arrangement | |
SU364964A1 (en) | ALL-UNION PAT? 111110-1 SHYAP? | |
SU1091162A2 (en) | Priority block | |
SU403049A1 (en) | COVER VOLTAGE CONVERTER | |
SU400015A1 (en) | FORMER SINGLE PULSES | |
SU409218A1 (en) | DEVICE FOR COMPARISON OF BINARY NUMBERS |