SU466508A1 - Device for comparing binary numbers - Google Patents

Device for comparing binary numbers

Info

Publication number
SU466508A1
SU466508A1 SU1883472A SU1883472A SU466508A1 SU 466508 A1 SU466508 A1 SU 466508A1 SU 1883472 A SU1883472 A SU 1883472A SU 1883472 A SU1883472 A SU 1883472A SU 466508 A1 SU466508 A1 SU 466508A1
Authority
SU
USSR - Soviet Union
Prior art keywords
register
circuit
input
numbers
trigger
Prior art date
Application number
SU1883472A
Other languages
Russian (ru)
Inventor
Михаил Алексеевич Дуда
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1883472A priority Critical patent/SU466508A1/en
Application granted granted Critical
Publication of SU466508A1 publication Critical patent/SU466508A1/en

Links

Description

шину 10, через схему «И Зз, управл емую нулевым выходом триггера 6ь и схему «ИЛИ 4, переписывает это двоичное число в регистр 2. При этом триггер 6i и регистр 1 сигналом сброса через линию задержки 1ч устанавливаютс  в единичное и исходное состо ни  соответственно. Второе число, поступающее на вход 11, также записываетс  в регистре 1.bus 10, through the scheme "And 3h", controlled by the zero output of the trigger 6b and the scheme "OR 4, rewrites this binary number into the register 2. At the same time, the trigger 6i and the register 1 by the reset signal through the 1h delay line are set to the single and initial states, respectively . The second number received at input 11 is also recorded in register 1.

Если второе двоичное число окажетс  больше или равно первому двоичному числу, записанному в регистре 2, то на выходе схемы сравнени  двух кодов 5 в момент равенства чисел в регистрах 1 и 2 по вл етс  сигнал, который перебрасывает триггер 62 в единичное состо ние. Поступающий после числа на входную щину 10 сигнал сброса через схемы «И Зг и «ИЛИ 42 устанавливает регистр 2 в исходное состо ние, а через линию задержки 1 и «ИЛИ 4i перезаписывает двоичное число, наход щеес  в регистре 1, в регистр 2, если разрешающий потенциал на щинах выборки наибольшего 8 или наименьщего 9 из следующих одно за другим чисел и триггер 62 - в единичном или нулевом состо нии соответственно и не перезаписывает двоичное число, наход щеес  в регистре 1, в регистр 2, если триггер 62 - в нулевом или единичном состо нии соответственно.If the second binary number is greater than or equal to the first binary number recorded in register 2, then the output of the comparison circuit of two codes 5 at the time of equality of numbers in registers 1 and 2 is a signal that flips trigger 62 into one state. The reset signal, which comes after the input to the busbar 10, through the I and Zr and OR circuits, sets register 2 to the initial state, and via delay lines 1 and OR 4i, overwrites the binary number in register 1 to register 2, if the resolving potential on the sample samples of the largest 8 or the smallest 9 of the consecutive numbers and the trigger 62 are in the single or zero state, respectively, and do not overwrite the binary number in register 1 into register 2, if the trigger 62 is in zero or single state, respectively.

При этом триггер 62 и регистр 1 сигналом сброса через линию задержки 1 и схему «ИЛИ 4з устанавливаютс  в исходном состо нии .In this case, the trigger 62 and the register 1 by the reset signal through the delay line 1 and the "OR 3h" circuit are set in the initial state.

При поступлении на вход устройства следующего сравниваемого числа операци  сравнени  производитс  аналогично описанному, и результат сравнени  всегда оказываетс  записанным в регистре 2.When the next comparative number arrives at the device input, the comparison operation is performed in the same way as described, and the comparison result is always recorded in register 2.

Если, например, на вход И устройства поступают следующие одно за другим числа, заданные последовательност ми импульсов, и разрешающий потенциал на шине выборки наименьшего 9 из следующих одно за другим чисел, то сигнал сброса, поступающий после первого числа через схемы «И 3 и «ИЛИ 4i, переписывает первое двоичное число из регистра 1 в регистр 2, и дальнейша  перезапись двоичных чисел из регистра 1 в регистр 2 происходит только тогда, когда триггер 62 в нулевом состо нии и сигналы сброса поступают после соответствующих чисел через схему «И 32, линию задержки 1 и схему «ИЛИ 4i.If, for example, the input And devices receive the successive numbers given by the pulse sequences and the resolving potential on the sample bus of the smallest 9 of the successive numbers, then the reset signal coming after the first number through the And 3 and OR 4i, rewrites the first binary number from register 1 to register 2, and further rewriting of binary numbers from register 1 to register 2 occurs only when the trigger 62 is in the zero state and the reset signals come after the corresponding numbers through the AND 32, iniyu delay circuit 1 and an "OR 4i.

В результате в регистре 2 будет наименьшее из следующих одно за другим чисел, заданных последовательност ми импульсов.As a result, in register 2 there will be the smallest of the numbers following one after another, given by sequences of pulses.

Если на вход устройства И поступают следующие одно за другим числа, заданные последовательност ми импульсов, и разрешающий потенциал на щине выборки наибольшего 8 из следующих одно за другим чисел, то сигнал сброса, поступающий после первого числа через схемы «И Зз и «ИЛИ 4ь переписывает первое двоичное число из регистра 1 в регистр 2, и дальнейша  перезапись других чисел из регистра 1 в регистр 2 происходит только тогда, когда триггер бг - в единичном состо нии и сигналы сброса поступают после соответствующих чисел через схему «И 32, линию задержки 1 и схему «ИЛИ 4i.If the device I’s input is followed by the successive numbers given by the pulse sequences and the resolving potential on the splint sample of the largest 8 of the following successive numbers, the reset signal coming after the first number through the schemes “I Z3 and“ OR 4j rewrites the first binary number from register 1 to register 2, and further rewriting of other numbers from register 1 to register 2 occurs only when the trigger bg is in the one state and the reset signals arrive after the corresponding numbers through the AND 32, line delay 1 and the scheme “OR 4i.

В результате в регистре 2 будет наибольшее из следующих одно за другим чисел, заданных последовательност ми импульсов.As a result, in register 2 there will be the greatest of the numbers one after the other, given by sequences of pulses.

Предмет изобретени Subject invention

Устройство дл  сравнени  двоичных чисел, содержащее первый регистр, вход сложени  которого подключен к входной шине устройства , а выходы разр дов соединены со входами соответствующих разр дов второго регистра через первую группу схем «И, другие входы которых соединены через первую схему «ИЛИ и элемент задержки с выходом второй схемы «И, соединенной через вторую схему «ИЛИ с шиной сброса второго регистра, а шина управлени  устройством соединена со входом сброса первого триггера и через третью схему «ИЛИ, другой вход которой через второй элемент задержки св зан с шиной сброса устройства , с шинами сброса первого регистра и второго триггера и с другим входом второй схемы «ИЛИ, триггеры, схемы «И, «ИЛИ и сравне1ш , отличающеес  тем, что, с целью упрощени  устройства, в нем шина сброса соединена с одним из входов третьей схемы «И, другой вход которой подключен к инверсному выходу первого триггера, а выход - к другому входу первой схемы «ИЛИ, со входом второй схемы «И, другой вход которой через четвертую схему «ИЛИ подключен к выходу п той и четвертой схем «И, одни из входов которых соединены с шинами выборки наименьшего и наибольшего из чисел, а другие - с пр мым и инверсным выходами второго триггера соответственно; вход установки в единичное состо ние второго триггера подключен к выходу схемы сравнени , входы которой св заны с выходами разр дов обоих регистров .A device for comparing binary numbers containing the first register whose addition input is connected to the device input bus, and the bit outputs are connected to the inputs of the corresponding bits of the second register via the first AND circuit, the other inputs of which are connected via the first OR circuit and the delay element with the output of the second AND circuit connected via the second OR circuit to the reset bus of the second register, and the device control bus is connected to the reset input of the first trigger and through the third OR circuit, the other input of which through the second the delay element is connected with the device reset bus, with the reset tires of the first register and the second trigger, and with the other input of the second OR circuit, triggers, AND circuit, OR circuit, characterized in that, in order to simplify the device, there is a bus in it reset connected to one of the inputs of the third circuit "And, the other input of which is connected to the inverse output of the first trigger, and the output - to another input of the first circuit" OR, to the input of the second circuit "And, the other input of which through the fourth circuit" OR connected to the output The fifth and fourth schemes "And, one of the inputs of which x connected to the sample tires, the smallest and largest of the numbers, and the other - with direct and inverse outputs of the second flip-flop, respectively; the installation input to the unit state of the second trigger is connected to the output of the comparison circuit whose inputs are connected to the bits of both registers.

SU1883472A 1973-02-06 1973-02-06 Device for comparing binary numbers SU466508A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1883472A SU466508A1 (en) 1973-02-06 1973-02-06 Device for comparing binary numbers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1883472A SU466508A1 (en) 1973-02-06 1973-02-06 Device for comparing binary numbers

Publications (1)

Publication Number Publication Date
SU466508A1 true SU466508A1 (en) 1975-04-05

Family

ID=20542630

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1883472A SU466508A1 (en) 1973-02-06 1973-02-06 Device for comparing binary numbers

Country Status (1)

Country Link
SU (1) SU466508A1 (en)

Similar Documents

Publication Publication Date Title
SU466508A1 (en) Device for comparing binary numbers
SU450156A1 (en) Pulse distributor
SU717756A1 (en) Extremum number determining device
SU769629A1 (en) Shift register
SU373885A1 (en) COUNTER OF PULSES ON POTENTIAL ELEMENTS
SU387524A1 (en) PULSE DISTRIBUTOR
SU395988A1 (en) DECIMAL COUNTER
SU798817A1 (en) Number comparing device
SU473181A1 (en) Device for comparing binary numbers
SU470922A1 (en) Pulse counting device
SU560222A1 (en) Device for converting binary code to gray code and vice versa
SU853814A1 (en) Device for monitoring pulse distributor
SU544121A1 (en) Device control pulse sequences
SU991405A1 (en) Data output device
SU902074A1 (en) Ring shift register
SU484517A1 (en) Number Comparison Device
SU575645A2 (en) Device for comparing numbers following one by one
SU1706027A1 (en) Pulse duration selector
SU476686A1 (en) Trigger Failure Device
SU1295393A1 (en) Microprogram control device
SU1522383A1 (en) Digital pulse generator
SU474051A1 (en) Device to enter information in the shift register
SU1108438A1 (en) Device for detecting extremum number
SU1174919A1 (en) Device for comparing numbers
SU1201855A1 (en) Device for comparing binary numbers