Изобретение относитс к вычислительной технике и может быть использовано в резервированных дискретных устройствах. Известное устройство дл синхронизации сигналов содержит триггер залиси, единичным входом соединенный с выходом входной схемы «И, первый вход которой соединен со входом устройства. Через инвертор триггер подключен к первому входу трехвходовой схемы «И, второй вход которой соединен с единичным выходом триггера записи, а выход- с единичным входом триггера хранени , одноименный выход, которого св зан со входом двухвходовой схемы «И. При использовании в резервированных днекретных устройствах с несинхронным поступлением входных сигналов в различные каналы устройство обладает недостаточной надежностью . Целью изобретени вл етс повышение надежности устройства. Дл этого в каждый канал введены мажоритарный элемент триггер выдачи и выходна схема «И. Один вход мажоритарного элемента соединен с выходом триггера храчени своего канала, а другие - с выходами авухвходовых схем «И других каналоВ. Единичный вход триггера, выдачи соединен с выходом мажоритарного элемента, нулевой вход - с источником тактовых импуль,сов, а нулевой выход со вторым входом входной схемы «И. Выходна схема «И первым входом соединена с единичным выходом триггера выдачи, вторым - с источником тактовых импульсов, а выходом - с нулевыми входами триггеров записи и хранени . На чертеже представлена блок-схема предлагаемого устройства. В каждом канале устройства имеетс триггер записи 1, единичный вход которого соединен с выходом схемы «И 2. К одному из входов этой схемы присоединен вход 3, подключенный через инвертор 4 к одному из входов трехвходовой схемы «И 5, второй вход которой соединен с единичным выходом триггера заниси /. Выход схемы «И 5 подключен к единичному входу триггера хранени 6, единичный выход которого подсоединен ко входу схемы «И 7 и к одному из входов мажоритарного элемента 8, который может быть схемой «два. из трех дл трехканального дискретного устройства. Выход схемы «И 7 каждого канал подключен к соответствующим входам элемента 8 остальных каналов . Единичный вход триггера выдачи 9 соединен с выходом элемента 8, а единичный выход - с одним из входов схемы «И 10, выход которой соединен с нулевыми входами триггера / и б и выходом // устройств.а. Нулевой выход триггера 9 соединен со вторым входом схемы «И 2. Третий вход схемы «И 5 и нулевой вход триггера 9 подсоединены ко входу 12 тактового импульса, вторые входы схем «И 7 и «И 10 подключены соответственно ко входам 13 и 14 тактовых импуль- 5 сов. Устройство работает следующим образом. Исходное состо ние триггеров 1, 6, 9 - нулевое . В каждом канале сигнал, поступающий на вход 3, проход через схему «И 2, на Ю втором входе которой присутствует разрешающий потенциал с нулевого выхода триггера выдачи 9, устанавливает триггер записи / а состо ние I. Потенциальный сигнал с единичного выхода триггера 1 поступает на один 15 из входов трехвходовой схемы «И 5, ко второму входу которой через инв-ертор 4 подключен вход 3, запрещающий срабатьгваиие схемы «И 5 при наличии входного сигнала. По окончании входного сигнала тактом переза- 20 писи, поступающим на вход 12, информаци с триггера 1 переписываетс , в триггер хранени 6, потенциал с единичного плеча которого поступает па один из входов мажоритарного элемента 5 и на вход схемы «И 7. 25 При поступлении тактового имлульса на вход 13 импульс с выхода схемы «И 7 поступает на соответствующие входы мажоритарных элементов 8 остальных ка.налов. При совпадении сигналов на двух из трех входах 30 элемента 8 на его выходе формируетс сигнал , устанавливающий триггеры 9 во всех каналах в состо ние I. Потенциал с единичного выхода триггера 9 поступает на один из входов схемы «И 10. Тактовый импульс, по- 35 ступающий на вход 14 схемы «И 10 выдеЛ1 ет на выходе 11 синхронно во всех трех каналах импульсы, вл ющиес выходными сигналами, которые в каждом канале производ т сброс триггеров 1 v( 6. 40 Быстродействие схемы синхронизации определ етс : частотными возможност ми элементной базы, максимальной длительностью входных сигналов и периодом следовани тактовой частоты. Дл исключени последействи отказов в различных каналах и обеспечени их автономности , что повышает надежность устройства , мажоритарные элементы 8 по входам, соединенным с выходами схем «И 7 соседних каналов, могут содержать элементы гальванической разв зки. Предмет изобретени Устройство дл синхронизации сигналов, содержащее в каждом канале триггер записи, единичный вход которого соединен с выходом входной схемы «И, первый вход которой подключен через инвертор к первому входу трехвходовой схемы «И, второй вход которой соединен с единичным выходом триггера записи, а выход - с единичным входом триггера хранени , одноименный выход которого св зан со входом двухвходовой схемы «И, отличающеес тем, что, с целью повышени надежности работы устройства, в нем в каждый канал введен мажоритарный элемент, один вход которого соединен с единичным выходом триггера хранени данного канала, а другие - с выходами двухвходовых схем «И других каналов, триггер выдачи, единичный вход которого соединен с выходом мажоритарного элемента, нулевой вход-с источником тактовых импульсов, а нулевой выход - со вторым входом в.ходной схемы «И, выходна схема «И, первый вход «оторой соединен с единичным выходом триггера выдачи , второй вход - с источником тактовых импульсов, а выход - с нулевыми входами триггеров записи и хранени .The invention relates to computing and can be used in redundant discrete devices. A known device for synchronizing signals comprises a trigger, connected by a single input to the output of an input circuit “AND, the first input of which is connected to the input of the device. Through the inverter, a trigger is connected to the first input of the three-input circuit "AND, the second input of which is connected to the single output of the recording trigger, and the output to the single input of the storage trigger, the same output, which is connected to the input of the two-input circuit" I. When used in redundant top-secret devices with non-synchronous input of signals to various channels, the device has insufficient reliability. The aim of the invention is to increase the reliability of the device. For this purpose, the issuer trigger and the output “I. One input of the majority element is connected to the output of the trigger of the cracking of its channel, and the others - to the outputs of the auxiliary input circuits "And other channels". A single trigger input, output is connected to the output of the majority element, zero input - to the source of clock pulses, owls, and zero output to the second input of the input circuit “I. The output circuit is “And the first input is connected to a single output of the output trigger, the second to the clock source, and the output to the zero inputs of the recording and storage triggers. The drawing shows a block diagram of the proposed device. In each channel of the device there is a recording trigger 1, the single input of which is connected to the output of the circuit "AND 2. To one of the inputs of this circuit is connected the input 3 connected via inverter 4 to one of the inputs of the three-input circuit" And 5, the second input of which is connected to the unit lower trigger output. The output of the circuit "AND 5" is connected to a single input of the storage trigger 6, the unit output of which is connected to the input of the circuit "AND 7 and to one of the inputs of the majority element 8, which can be the circuit" two. out of three for a three channel discrete device. The output of the circuit "And 7 of each channel is connected to the corresponding inputs of the element 8 of the remaining channels. The single input of the trigger 9 is connected to the output of the element 8, and the single output to one of the inputs of the circuit “And 10, the output of which is connected to the zero inputs of the trigger / and b and the output // devices.a. The zero output of the trigger 9 is connected to the second input of the circuit “AND 2. The third input of the circuit“ And 5 and the zero input of the trigger 9 are connected to the input 12 of the clock pulse, the second inputs of the circuits “And 7 and“ And 10 are connected respectively to the inputs 13 and 14 of the clock pulses - 5 owls. The device works as follows. The initial state of the triggers 1, 6, 9 is zero. In each channel, the signal arriving at input 3, passing through the I 2 circuit, at the second input of which there is a resolving potential from the zero output of the output trigger 9, sets the recording trigger / a state I. The potential signal from the single output of the trigger 1 goes to one 15 of the inputs of the three-input circuit “And 5, to the second input of which through input invitor 4 is connected the input 3, prohibiting the operation of the circuit“ And 5 in the presence of the input signal. At the end of the input signal, the overwrite cycle arrives at input 12, information from trigger 1 is rewritten to storage trigger 6, the potential from the unit arm of which enters one of the inputs of the majority element 5 and to the input of the & 7 circuit. clock impulse to the input 13 of the pulse from the output of the circuit “And 7 is fed to the corresponding inputs of the majority elements of the 8 remaining channels. When signals coincide at two of the three inputs 30 of element 8, a signal is generated at its output that sets the triggers 9 in all channels to state I. The potential from the single output of the trigger 9 goes to one of the inputs of the circuit "10. stepping on input 14 of circuit "AND 10 separates out at output 11 synchronously in all three channels pulses, which are output signals, which in each channel reset 1 v triggers (6. 40 Synchronization circuit speed is determined by: the frequency capabilities of the element base maximum the duration of the input signals and the period of the clock frequency.To eliminate the consequences of failures in different channels and ensure their autonomy, which increases the reliability of the device, the majority elements 8 on the inputs connected to the outputs of the "And 7 adjacent channels" circuits may contain elements of galvanic isolation. of the invention. A device for synchronizing signals, containing in each channel a recording trigger, a single input of which is connected to the output of an input circuit “And, the first input of which is connected via an inverto To the first input of the three-input I circuit, the second input of which is connected to the single output of the recording trigger, and the output to the single input of the storage trigger, the same output of which is connected to the input of the two-input AND circuit, characterized in that, to improve the reliability of the device , a major element is inserted into each channel, one input of which is connected to the unit output of the storage trigger of the channel, and the others to the outputs of the two-input And other channels schemes, issue trigger, the unit input of which is connected to the output m The donor element, zero input-with a source of clock pulses, and zero output - with the second input of the input circuit “And, output circuit“ And, the first input “is connected to the single output of the output trigger, the second input - with the source of clock pulses, and the output is with zero inputs for recording and storing triggers.
Канал IChannel I
ii
КанапЁCanap
КаналшCanalsh
.Л Т-ГТ I 1 1.L T-GT I 1 1