SU570055A1 - Device for checking of circuits - Google Patents

Device for checking of circuits

Info

Publication number
SU570055A1
SU570055A1 SU7101638211A SU1638211A SU570055A1 SU 570055 A1 SU570055 A1 SU 570055A1 SU 7101638211 A SU7101638211 A SU 7101638211A SU 1638211 A SU1638211 A SU 1638211A SU 570055 A1 SU570055 A1 SU 570055A1
Authority
SU
USSR - Soviet Union
Prior art keywords
circuits
group
triggers
inputs
input
Prior art date
Application number
SU7101638211A
Other languages
Russian (ru)
Inventor
Владимир Борисович Клейменов
Original Assignee
Предприятие П/Я А-1070
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1070 filed Critical Предприятие П/Я А-1070
Priority to SU7101638211A priority Critical patent/SU570055A1/en
Application granted granted Critical
Publication of SU570055A1 publication Critical patent/SU570055A1/en

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Description

1one

Изобретение относитс  к вычиспитепьной технике,в частности к устройствам дл  контрол  импульсных схем, преимущественнорегистров сдвига, кольцевых и двончны.х счетчиков, цепей логических преобрааователей и другах схем, работающих на жесткой временной основе, на; отсутствие перемещающихс  и устойчивых отказов с индикацией Отказавшего элемента.The invention relates to computing technology, in particular, devices for controlling impulse circuits, mainly shift registers, ring and double-ended counters, logic converter circuits, and other circuits operating on a rigid temporary basis, on; no moving and sustained failures with indication of the Failed element.

Известно такого типа устройство - оно многоэлементно, и кроме того, схема его существенно усложн етс  при увеличении длины контролируемых импульсных схем 1 .This type of device is known - it is multi-element, and in addition, its circuit becomes much more complicated with increasing the length of controlled pulse circuits 1.

Наиболее близким техническим решением к изобретению  вл етс  устройство дл  контрол  импульсных схем, содержащее группу триггеров, индикатор и генератор импульсов первый вьрсод которого соединен с первым входом элемента запрета, а второй выход, с первыми входами контролируемой и эталонной импульсных схем 2j .The closest technical solution to the invention is a device for monitoring pulsed circuits containing a group of triggers, an indicator and a pulse generator whose first signal is connected to the first input of the inhibit element, and the second output to the first inputs of the monitored and reference impulse circuits 2j.

Цель изобретени  - упрощение локализации неисправного элемента.The purpose of the invention is to simplify the localization of the defective item.

Достигаетс  это благодар  тому, что устройство содержит группу элеменюв ИЛИ, This is achieved due to the fact that the device contains a group of elements OR,

элемент ИЛИ, Элемент задержки, интвгрирующий и пороговый блоки, причем выходы контролируемой и эталонной импульсиыт схем через группу элементов ИЛИ соед  екы с аходами группы триггеров, выходы котоpbtx соединены с индикатором и с аходамк элемента ИЛИ, выход злемента ИЛИ черев интегрируюпшй и пороговый блоки соадине  с вторым входом элемента запрета, быход которого соединен с вторым оходом контролируемой импульсной схемы и через элемент задержки-с вторым входом эталонной импульсной схемы.the OR element, the Delay Element, the intrigue and threshold blocks, the outputs of the controlled and reference impulses of the circuits through the group of the elements of the OR connection with the trigger group, the outputs of which btx are connected to the indicator and the inputs of the OR element, the output of the OR circuit or the threshold and the threshold the second input of the prohibition element, the by-pass of which is connected to the second bypass of the controlled pulse circuit and through the delay element to the second input of the reference pulse circuit.

На чертеже дана блок-схема предложенного устройства.The drawing is a block diagram of the proposed device.

Генератор импульсов 1 соединен с входами контролируемой 2 и эталонной 3 схем. Тактова  частота с генератора импульсов подана на обе схемы через элемент запрета 4 и на эталонную схему через элемент задержки 5. Выходы 1 одноименных элементов контролилуемойи эталонной схем соединеныс входами группыб элементов ИЛИ, выхоцыкоторых соединены с входами группы 7 триггеров, Выходыгруппы триггеров соединеныс входам элемента ИЛИ 8. Выход aneweirra ИЛИ 8 соединен через интегрирующий блок 9 и пороговый блок 1.0 с запрещающим входом элемен та -запрета 4. Выходы группы триггеров соединены также- с входами индикатора 11. Устройство работает следующим образом. В случае исправности обеих схем (контролируемой и эталоннйй сигнапы с выходов одно Нмавньгх элементов схем эквивалентны и едввнуты|во времени при помощи элемента за  ернс1й 5 на врем  At npHat O,5 Т, где Т период тактовой частоты. Тригге ры группы 7 перед началом контрол  устано лены в одинаковое положение. При контроле триггеры группы работают в счетном режвме| переключа сь в положение противоположное исходному с приходом импульсов с контролкруёмой схемы, и, возвразца сь в JHCXOAHoe состо ние с приходом соответствующах импульсов с эталонной схемы. В соСТОЯНИИ , противоположном ИСХОДНОМУ, тригге ры наход тс  каждый раз в течение времени At , так что емкость интегрируюшего блока не успевает зар дитьс  до потенциала срабатывани  порогового блока. При неправильном срабатывании одного из элементов контролируемой схемы (сбой) соответствующий триггер группы 7 останетс  в положении противоположном исходному после истечени  времени &t , когда все остальные триггеры уже возврат тс  в исходное состо ние; зар д емкости интегрирующего блока продолжаетс  до потенциала . срабатывани  порогового блока. Параметры блока расчнтьтаютс  так, что это проист одит до прикода следующего тактово .го импульса. Пороговый блок, срабатыва , запрещает поступление на обе схемы импульсов тактовой частоты и останавливает работу устройства . Отказавший элемент определ етс  по положению , триггеров группы 7, триггер, св занный с отказавшим элементом,.находитс в состо нии противоположном исходному, в то врем , как все остальные триггеры наход тс  в исходном состо нии. при контроле двоичных счетчиков, где отсутствует тактова  частота, пороговый блок при срабатывании запрещает поступление на аход обеих схем входных импульсов, а временной сдвиг между импульсами обеих схем получают, задержива  входные импульсы на эталонную схему. Формула и бретени  Устройство дл  контрол  импульсньи схем, содержащее группу триггеров, индикатор. и генератор импульсов, первый выход которого соединен с первым входом элемента запрета , а второй выХод - с первыми входами контролируемой и эталонной импульсных схем, отличающеес  тем, что, с целью упрощени  локализации неисправного элемента, устройство содержит группу элементов ИЛИ, элемент ИЛИ, элемент задержки, интегрирующий и пороговый блоки, причем вьпсоды контролируемой и эталонной импульсных схем через группу элементов ИЛИ соединены с входами группы триггеров, выходы которых соединены с индикатором и с входами элемента ИЛИ, выход элемента -ИЛИ через интегрирующий и пороговый блоки соединен с вторым входом элемента запрета , выход которого соединен с вторым входом контролируемой импульсной схемы и через элемент задержки - с вторым входом эталонной импульсной схемы. Источники информации, прин тые во внимание при экспертизе: 1.Патент Англии № 1105243 G 4 С, 1968. 2.Авторское свидетельство СССР № 342192, М.Кл.О 06 F 15/46, 1970.The pulse generator 1 is connected to the inputs of the controlled 2 and reference 3 circuits. The clock frequency from the pulse generator is applied to both circuits through prohibition element 4 and to the reference circuit through delay element 5. The outputs 1 of the same elements of the controlled and reference circuits are connected to the inputs of the OR element, the outputs of which are connected to the inputs of the trigger group 7, the outputs of the trigger group are connected to the inputs of the OR element 8 The output of aneweirra OR 8 is connected through the integrating unit 9 and the threshold unit 1.0 with the prohibiting input of the element-ban 4. The outputs of the group of triggers are also connected to the inputs of the indicator 11. Device operation as follows. If both circuits are in good condition (monitored and standard signals from the outputs of one of the Nmavnig elements of the circuits are equivalent and just | in time with the help of element 5 5 for the time At npHat O, 5 T, where T is the period of the clock frequency. Triggers of group 7 before control starts When monitoring, group triggers operate in the counting mode | opposite to the initial state with the arrival of pulses from the controlled circuit, and return to the JHCXOAHoe state with the arrival of the corresponding pulses from the reference circuit In the STATUS opposite to the INITIAL, the triggers are each time during the time At, so that the capacity of the integrating unit does not have time to charge to the potential of the triggering unit. If one of the elements of the controlled circuit fails (the failure), the corresponding trigger of group 7 will remain in the position opposite to the initial one after the expiration of the time & t, when all other triggers have already returned to the initial state; The charge of the capacity of the integrating unit continues to potential. triggering threshold block. The parameters of the block are interpreted in such a way that it is valid until the next clock cycle of the next pulse. The threshold unit, triggered, prohibits the arrival of pulses of the clock frequency to both circuits and stops the operation of the device. The failed element is determined by the position, the triggers of group 7, the trigger associated with the failed element is in a state opposite to the original one, while all other triggers are in the original state. when monitoring binary counters, where there is no clock frequency, the threshold unit, when triggered, prohibits input of both impulses to both circuits, and the time shift between the pulses of both circuits is obtained by delaying the input pulses to the reference circuit. Formula and Breaches A device for controlling impulse circuits containing a group of triggers, an indicator. and a pulse generator, the first output of which is connected to the first input of the inhibiting element, and the second output to the first inputs of the monitored and reference impulse circuits, characterized in that, in order to simplify the localization of the faulty element, the device contains a group of OR elements, an OR element, a delay element , integrating and threshold blocks, and the monitored and reference impulse high voltage circuits through a group of elements OR are connected to the inputs of a group of triggers, the outputs of which are connected to the indicator and to the inputs of the element OR, you the element stroke —OR through the integrating and threshold blocks is connected to the second input of the inhibit element, the output of which is connected to the second input of the controlled pulse circuit and through the delay element to the second input of the reference pulse circuit. Sources of information taken into account in the examination: 1.Patent of England No. 1105243 G 4 C, 1968. 2. Author's certificate of the USSR No. 342192, M. C.O. 06 F 15/46, 1970.

«"

fnfn

ff

WW

11eleven

SU7101638211A 1971-03-22 1971-03-22 Device for checking of circuits SU570055A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU7101638211A SU570055A1 (en) 1971-03-22 1971-03-22 Device for checking of circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU7101638211A SU570055A1 (en) 1971-03-22 1971-03-22 Device for checking of circuits

Publications (1)

Publication Number Publication Date
SU570055A1 true SU570055A1 (en) 1977-08-25

Family

ID=20470032

Family Applications (1)

Application Number Title Priority Date Filing Date
SU7101638211A SU570055A1 (en) 1971-03-22 1971-03-22 Device for checking of circuits

Country Status (1)

Country Link
SU (1) SU570055A1 (en)

Similar Documents

Publication Publication Date Title
SU570055A1 (en) Device for checking of circuits
US3942125A (en) Digital repetition rate check circuit
SU811395A1 (en) Device for protecting and monitoring thyristorized converter
SU807491A1 (en) Counter testing device
SU615607A1 (en) Pulse monitoring device
SU1338028A2 (en) Device for separating single n-pulse
SU488209A1 (en) Redundant Clock Generator
RU1824638C (en) Device for testing logical units
SU451202A1 (en) Dekatron triggering device
SU411617A1 (en)
SU943980A1 (en) Device for monitoring n-channel control system of gate-type converter
SU451083A1 (en) Device for controlling functional elements of discrete systems
SU1103198A1 (en) Digital revolution relay register control system
SU503242A1 (en) Fault finding device
SU610297A1 (en) Time interval extrapolating arrangement
SU388288A1 (en) ALL-UNION
SU915163A1 (en) Converter protection method
SU1645871A1 (en) Device for monitoring operation of gas-turbine engine
SU864290A1 (en) Malfunction signal registering device
SU884094A1 (en) Pulse train generator
SU902074A1 (en) Ring shift register
SU440665A1 (en) Pulse trainer
SU1247773A1 (en) Device for measuring frequency
SU976499A1 (en) Switching device
SU1676076A1 (en) Pulse train verifier