SU440665A1

SU440665A1 - Pulse trainer

Info

Publication number: SU440665A1
Application number: SU1791535A
Authority: SU
Inventors: Виктор Константинович Базыль; Николай Прокофьевич Байда
Priority date: 1972-06-01
Filing date: 1972-06-01
Publication date: 1974-08-25

Description

1one

Изобретение относитс к вычислительной технике и может быть использовано в цифровых вычислительных устройствах.The invention relates to computing and can be used in digital computing devices.

Известно устройство контрол последовательности импульсов, содержащее две схемы «ИЛИ, ВЫХОД одной из которых подключен к счетному входу триггера, а выход триггера соединен с одним из входов двухвходовой схемы «И, и элемент задержки импульсов и характеризующеес СЛОЖНОЙ конструкцией и низкой надежностью.A pulse train control device is known that contains two OR circuits, one of which is connected to the trigger input, and the trigger output is connected to one of the inputs of the two-input AND circuit, and the pulse delay element is characterized by a DIFFICULT design and low reliability.

Цель изобретени - упрощение устройства контрол последовательности импульсов и повыщение его надежности.The purpose of the invention is to simplify the pulse train control device and increase its reliability.

Дл этого ВЫХОД второй схемы «ИЛИ соединен непосредственно с другим входом двухвходовой схемы «И и через элемент задерл ки импульсов -с нулевым входом триггера.For this purpose, the OUTPUT of the second OR circuit is directly connected to another input of the two-input AND circuit and through the pulse delay element - with the zero input of the trigger.

На чертеже приведена блок-схема предлагаемого устройства.The drawing shows a block diagram of the proposed device.

Устройство содержит схемы «ИЛИ I и 2. Выход схемы «ИЛИ 1 соединен со счетным ВХОДОМ триггера 3, выход которого подключен к одному из ВХОДОВ двухвходовой схемы «И 4.The device contains the circuit “OR I and 2. The output of the circuit“ OR 1 is connected to the counting INPUT of the trigger 3, the output of which is connected to one of the INPUTS of the two-input circuit “AND 4.

Выход схемы «ИЛИ 2, соединен непосредственно со вторым ВХОДОМ схемы «И 4 и через элемент 5 задержки с нзлевым входом триггера 3.The output of the circuit “OR 2” is connected directly to the second INPUT of the circuit “AND 4 and through the delay element 5 with the zero input of the trigger 3.

Устройство работает следующим образом.The device works as follows.

На выходесхемы «ИЛИ формируетс At the exit "OR formed

сигнал сборки нечетных контролируемых импульсов - С„, а на выходе схемы «ИЛИ 2,- сигнал сборки четных контролируемых импульсов - Са.the signal of the assembly of odd monitored pulses is С „, and the output of the circuit“ OR 2, is the signal of the assembly of even monitored pulses — Ca.

Сигнал Сн с выхода схемы «ИЛИ 1 поступает на счетный вход триггера 3, а сигнал С-2. с выхода схемы «ИЛИ 2 поступает на один из ВХОДОВ схемы «И и через элемент 5 задержки- на нулевой вход триггера 3. Потенциал с инверсного выхода триггера 3 нодаетс на другой ВХОД схемы «И 4.The SN signal from the output of the circuit “OR 1 is fed to the counting input of the trigger 3, and the signal C-2. from the output of the circuit “OR 2” enters one of the INPUTS of the circuit “AND” and through element 5 delays the zero input of the trigger 3. The potential from the inverse output of the trigger 3 goes to the other INPUT of the circuit “AND 4.

При нормальном чередовании контролируемых импульсов сигнал С„ с выхода схемы «ИЛИ 1 устанавливает триггер 3 в единичное состо ние, а задержанный сигнал Сд перебрасывает его В нулевое состо ние.With a normal alternation of monitored pulses, the signal С „from the output of the circuit" OR 1 sets the trigger 3 to one state, and the delayed signal Cd transfers it to the zero state.

Величина задержки элемента 5 определ етс с таким расчетом, чтобы при правильной работе контролируемого устройства БЫПOv и ЛОСЬ условие:The magnitude of the delay of element 5 is determined so that, if the monitored device is working properly, the BYPOv and LOT condition is:

,,,о,,,,about,

где GZZ - задержанный сигнал Сг, Т - потенциал инверсного выхода триггера 3.where GZZ is the delayed signal Cg, T is the potential of the inverse output of the trigger 3.

При выпадании какого-либо импульса из контролируемой последовательности происходит нарушение в чередовании имиульсов на счетном и нулевом входах триггера 3 и схема «И 4 вырабатывает сигнал ощибки. ПриWhen any impulse falls out of the monitored sequence, a violation occurs in the alternation of imulses at the counting and zero inputs of trigger 3 and the AND 4 circuit generates an error signal. With

этом обнаружение факга пропада)П1 нечетного импульса происходит в момент прихода следующего за ним четного импульса, то-есть с задержкой на один такт, а обнаружение факта пропадани четного импульса осуществл етс с задержкой на два такта (тоже в момент прихода следующего четного импульса).In this case, the detection of the faulting phase) P1 of an odd pulse occurs at the moment of arrival of the even pulse following it, i.e. with a delay of one cycle, and detection of the fact that the even pulse disappears with a delay of two cycles (also at the moment of arrival of the next even pulse).

Предмет изобретени Subject invention

Устройство контрол последовательности импульсов, содержащее две схемы «ИЛИ, выход одной из которых подключен к счетному входу триггера, а выход триггера соединен с одним из входов двухвходовой схемы «И, и элемент задержки импульсов, отличающеес тем, что, с целью унрощени и повыщени надежности, выход второй схемы «ИЛИ соединен непосредственно с другим входом двухвходовой схемы «И и через элемент задержки импульсов - сНулевым входом триггера.A pulse train control device containing two OR circuits, the output of one of which is connected to the trigger counting input, and the trigger output is connected to one of the inputs of the AND two-input circuit, and a pulse delay element, characterized in that, in order to improve and increase reliability , the output of the second circuit “OR is connected directly to another input of the two-input circuit“ And through the pulse delay element - with the Zero input of the trigger.