SU645281A1 - Device for preventing flip-flop malfunctioning - Google Patents

Device for preventing flip-flop malfunctioning

Info

Publication number
SU645281A1
SU645281A1 SU772542662A SU2542662A SU645281A1 SU 645281 A1 SU645281 A1 SU 645281A1 SU 772542662 A SU772542662 A SU 772542662A SU 2542662 A SU2542662 A SU 2542662A SU 645281 A1 SU645281 A1 SU 645281A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
elements
outputs
trigger
flop
Prior art date
Application number
SU772542662A
Other languages
Russian (ru)
Inventor
Вячеслав Владимирович Куванов
Виктор Иванович Редченко
Original Assignee
Предприятие П/Я А-7160
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7160 filed Critical Предприятие П/Я А-7160
Priority to SU772542662A priority Critical patent/SU645281A1/en
Application granted granted Critical
Publication of SU645281A1 publication Critical patent/SU645281A1/en

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

вечными входами 13 и 14 соответствеиио. Выходы элементов ИЛИ 4 и 5 соединены с первыми входами элементов И 2 и 3, вторые входы которых соединены соответственно с выходами элементов ИЛИ-НЕ 8 и 9. Первые входы элементов ИЛИ-НЕ 8 и 9 соединены с установочными входами 14 и 13, вторые - с выходами элементов И 10 и 11 соответственно. Первые входы элементов И 10 и 11 соединены со счетным входом 12, вторые - с соответствующими выходами триггера 1.perpetual entrances 13 and 14 respectively. The outputs of the elements OR 4 and 5 are connected to the first inputs of the elements AND 2 and 3, the second inputs of which are connected respectively to the outputs of the elements OR-NOT 8 and 9. The first inputs of the elements OR-NOT 8 and 9 are connected to the installation inputs 14 and 13, the second - with the outputs of the elements And 10 and 11, respectively. The first inputs of the elements And 10 and 11 are connected to the counting input 12, the second - with the corresponding outputs of the trigger 1.

Устройство работает следующим образом .The device works as follows.

Предположим, в исходном состо нии с выхода триггера 1 на один вход управл ющего элемента И 10 поступает высокий уровень и циркул ци  импульсов происходит по цепочке: элемент И 2, элемент задержки 6, элемент ИЛИ 4. При поступлении входного сигнала на счетный вход 12 на другом входе элемента И 10 по витс  высокий уровень, при этом на выходе элемента ИЛИ-НЕ 8 возникает низкий уровень , который закроет элемент И 2 и тем самым прекратит циркул цию импульсов по цепи. Одновременно поступивший на вход 12 входной сигнал проходит через элемент ИЛИ 5, открытый элемент И 3 и запускает элемент задержки 7. Через врем , определ емое элементом задержки, изменитс  состо ние триггера 1 и начнетс  циркул ци  импульсов по новой цепочке: элемент И 3, элемент задержки 7, элемент ИЛИ 5. При поступлении следующего входного сигнала произойдет процесс, аналогичный описанному выще, дл  противоположного плеча триггера 1, в результате чего он изменит свое состо ние на обратное.Suppose, in the initial state, from the output of trigger 1, one input of the control element AND 10 is high and the pulses circulate through the chain: element AND 2, delay element 6, element OR 4. When the input signal arrives at counting input 12 the other input of the element AND 10 is at a high level; at the same time, at the output of the element OR-NO 8, a low level arises, which closes the element AND 2 and thereby stops the circulation of pulses through the circuit. At the same time, the input signal received at input 12 passes through the element OR 5, the open element AND 3 and starts the delay element 7. After the time determined by the delay element, the state of the trigger 1 changes and the pulses begin to circulate along the new chain: element AND 3, element Delay 7, element OR 5. When the next input signal arrives, a process similar to that described above will occur for the opposite arm of flip-flop 1, as a result of which it will change its state to the opposite.

Предлагаемое устройство по сравнению с известным обеспечивает более высокую надежность работы вследствие исключени  паразитной генерации устройства по приходу входного импульса, так как устран етс  петл  первого рода.The proposed device in comparison with the known one provides a higher reliability of operation due to the exclusion of parasitic generation of the device upon the arrival of the input pulse, since the first kind of loop is eliminated.

Claims (2)

Формула изобретени Invention Formula Устройство дл  устранени  сбоев триггера , содержащее триггер, выходы которогоA trigger failure device comprising a trigger whose outputs через последовательно соединенные управл ющие элементы И, другие входы которых подключены к счетному входу, и элементы ИЛИ-НЕ, другие входы которых подключены к соответствующему установочному входу, соединены с первыми входами установочных элементов И, выходы которых через элементы задержки и элементы ИЛИ, другие входы которых подключены к счетному входу и соответствующему установочному, соединены со своими вторыми входами, отличающеес  тем, что, с целью повыщени  надежности, входы триггера соединены с выходами соответствующих элементов задерл ки.through the serially connected control elements AND, the other inputs of which are connected to the counting input, and the elements OR — NOT, the other inputs of which are connected to the corresponding installation input, are connected to the first inputs of the setting elements AND, the outputs of which through the elements of delay and the elements OR, the other inputs which are connected to the counting input and the corresponding installation, connected to their second inputs, characterized in that, in order to increase reliability, the trigger inputs are connected to the outputs of the corresponding ementov zaderl ki. Источники нформации,A source of information, прин тые во внимание при экспертизе 1 Авторское свидетельство СССР № 263671, кл. Н 03 К 21/34, 04.10.68. taken into account during the examination 1 USSR Copyright Certificate No. 263671, cl. H 03 K 21/34, 10/04/68. 2. Авторское свидетельство СССР2. USSR author's certificate № 476686, кл. Н 03 К 21/34, 07.09.73.No. 476686, cl. H 03 K 21/34, 07.09.73.
SU772542662A 1977-11-14 1977-11-14 Device for preventing flip-flop malfunctioning SU645281A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772542662A SU645281A1 (en) 1977-11-14 1977-11-14 Device for preventing flip-flop malfunctioning

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772542662A SU645281A1 (en) 1977-11-14 1977-11-14 Device for preventing flip-flop malfunctioning

Publications (1)

Publication Number Publication Date
SU645281A1 true SU645281A1 (en) 1979-01-30

Family

ID=20732633

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772542662A SU645281A1 (en) 1977-11-14 1977-11-14 Device for preventing flip-flop malfunctioning

Country Status (1)

Country Link
SU (1) SU645281A1 (en)

Similar Documents

Publication Publication Date Title
JPS5283046A (en) Check system of error detection circuit
FR2189796B1 (en)
SU645281A1 (en) Device for preventing flip-flop malfunctioning
KR920020433A (en) Microcontroller unit
ES441763A1 (en) Circuit arrangement for phase-alignment of a servo drive for a rotary system
ES402247A1 (en) Frequency responsive multi-phase pulse generator
SU884094A1 (en) Pulse train generator
SU443473A1 (en) Device for detecting a quasi-periodic pulse sequence in noise
CH630501B (en) TIME CORRECTION-ADJUSTMENT CIRCUIT FOR ELECTRONIC WATCH PART, ESPECIALLY ELECTRONIC BRACELET WATCH.
SU440665A1 (en) Pulse trainer
SU665399A2 (en) Pulse selector
SU559415A2 (en) Impulse Protection Device
JPS533049A (en) Logical circuit
JPS5538604A (en) Memory device
SU451203A2 (en) Push pull binary counter
SU741436A1 (en) Noise suppression device
SU422090A1 (en) SELECTOR PULSE SEQUENCE
SU400991A1 (en) DEVICE FOR CONVERSION
SU1200183A1 (en) Apparatus for determining extremum moment of periodic signals
SU146098A1 (en) Switch
SU391751A1 (en) DEVICE FOR THE CONTROL OF CLOCK SYNCHRONIZATION
SU1522383A1 (en) Digital pulse generator
SU1089597A2 (en) Synchronizing signal generator for information readout device
SU1670785A1 (en) Device for driving input signals of reversing counter
SU395989A1 (en) Accumulating Binary Meter