SU559415A2

SU559415A2 - Impulse Protection Device

Info

Publication number: SU559415A2
Application number: SU2189356A
Authority: SU
Inventors: Евгений Борисович Давыдов
Original assignee: Предприятие П/Я М-5308
Priority date: 1975-11-10
Filing date: 1975-11-10
Publication date: 1977-05-25

Description

рой схемы совпадени 6 и к входу элемента задержки 5. К установочным входам три гера 4 и элемента задержки 5 подключен выход первого элемента ИЛИ 1. Устройство содержит также две цепи, кажда из которых состоит из последовательно соединенных элемента И 7 (8) и управл емого триггера 9 (1О). Один из входов каждого элемента И соединен с выходом триггера 4, а другой - с соответствующим входом первого элемента ИЛИ 1 выходы управл емых триггеров обеих цепей подключены к соответствующим входам второго элемента ИЛИ 2. При отсутствии сигналов на входах устроиства или при наличии сигналов помех с длительностью, меньшей длительности сигналов записи или чтени , сигналы на входы элементов И 7 и 8 не поступают Управл емые триггеры 9, 10 остаютс в исходном состо нии, и с их выходов сигналы записи и чтени на входы управлени пам тью не поступают, ключи адресного , входного и выходного регистров закрыты. При поступлении сигналов на входы Запись и Чтение устройство работает следующим образом. Сигнал записи поступает на вход элемента И 7 и одновременно на вход элеме та ИЛИ 1. Сигнал с выхода последнего через схему совпадени 3, элемент задерa match of the matching circuit 6 and the input of the delay element 5. To the installation inputs of three 4 and delay 5 are connected the output of the first element OR 1. The device also contains two circuits, each of which consists of a series-connected element AND 7 (8) and controlled trigger 9 (1O). One of the inputs of each element AND is connected to the trigger output 4, and the other is connected to the corresponding input of the first element OR 1 outputs of controlled triggers of both circuits are connected to the corresponding inputs of the second element OR 2. In the absence of signals at the inputs of the device or in the presence of signals , shorter duration of the write or read signals, the signals at the inputs of the And 7 and 8 elements are not received. The controlled triggers 9, 10 remain in the initial state, and from their outputs the write and read signals at the memory control inputs are not post fall, the keys of the address, input and output registers are closed. When signals are received at the Record and Read inputs, the device operates as follows. The recording signal is fed to the input of the element And 7 and simultaneously to the input of the element OR 1. The signal from the output of the latter through the coincidence circuit 3, the element is dead.

ки 5, схему совпадени 6 и триггер 4 поступает на вход элемента И 7. С выхода элемента И 7 сигнал в качестве управл ющего поступает на вход пам ти и одновременно - на управл емый триггер 9, выходной сигнал которого открывает ключи входного регистра и через элемент ИЛИ 2 - ключи адресного регистра.ki 5, coincidence circuit 6 and trigger 4 enter the input of element 7. From the output of element 7, the signal as a control enters the memory input and simultaneously to the controlled trigger 9, whose output opens the keys of the input register and through OR 2 - keys of the address register.

Сигнал чтени , поступающий на вход элемента И 8, одновременно поступает на вход элемента ИЛИ 1, проходит черезThe read signal arriving at the input of the element AND 8, simultaneously arriving at the input of the element OR 1, passes through

вого элемента ИЛИ, выход которого подключен к соответствующему входу первойelement OR whose output is connected to the corresponding input of the first

схемы совпадени , а выходы управл емых триггеров обеих цепей подключены к соответствующим входам второго элемента ИЛИ.coincidence circuits, and the outputs of the controlled triggers of both circuits are connected to the corresponding inputs of the second OR element.

Источники информации, прин тые во вни-Sources of information taken into account

мание при экспертизе:mania during examination:

Claims

1. USSR author's certificate. No. 425366, M. CL.N 04 L 1 / OO, priority O 5.10.71 (prototype). coincidence circuit 3, delay element 5, coincidence circuit 6 and trigger 4 and enter the second input of element 8. From the output of element 8, the signal as a control enters the memory input and simultaneously the input of the controlled trigger 10, whose output opens the keys of the output register and through the element OR 2 - the keys of the address register. Thus, the gating of the keys of the address, input and output memory registers, as well as memory management devices is performed by a signal protected from impulse noise, i.e. noise-tolerant reception (transmission) is performed with the help of just one device. This makes it possible to reduce the amount of equipment and increase the reliability of its operation. Claims Device for protection against impulse noise on Aug. St. No. 425366, of which it is, in order to improve noise immunity, the first and second OR elements and two circuits, each of which consists of a series-connected AND element and a controlled trigger, are introduced into it, and an AND element of each circuit is connected with the trigger output, the other - with the corresponding input per