SU422090A1

SU422090A1 - SELECTOR PULSE SEQUENCE

Info

Publication number: SU422090A1
Application number: SU1735954A
Authority: SU
Original assignee: Г. В. Щирин; Азербайджанский институт нефти , химии М. Азизбекова
Priority date: 1972-01-04
Filing date: 1972-01-04
Publication date: 1974-03-30

Description

1one

Изобретение относитс к области автоматики и импульсной техники.The invention relates to the field of automation and pulse technology.

Известны устройства селекции и.мнульсной носледовательности, содержащие триггеры, схе.мы «PI, «ИЛИ, «ИЕ.Known devices of selection and pulsating nosledovatelnosti containing triggers, schemas we "PI," OR, "IE.

С целью упрощени схемы в нредлагаемо.м устройстве вход селектора соединен с входом схемы задержки, с одним из входов схемы «риШ н с одним из входов схемы «И, а выход схемы задержки подключен к другому входу схемы «ИЛИ, выход которой соединен со счетным входо.м триггера, единичным выходом через схему задержки подключенного к другому входу схемы совпадени .In order to simplify the circuit in the proposed device, the input of the selector is connected to the input of the delay circuit, to one of the inputs of the circuit "RISn with one of the inputs of the AND circuit, and the output of the delay circuit is connected to another input of the OR circuit, whose output is connected to trigger input, single output through a delay circuit connected to another input of the matching circuit.

Иа фиг. 1 приведена функциональна схема предлагаемого селектора; на фнг. 2 - временна диаграмма, по сн юща работу селектора в различных точках, приведенных на фиг. 1.FIG. 1 shows a functional diagram of the proposed selector; on fng. 2 is a timing diagram explaining the operation of the selector at various points shown in FIG. one.

Схема задержки / сдвигает импульсную последовательность на заданное врем т и определ ет селективные импульсы, так как на выходе селектора будут лишь имнульсы, интервал между которыми удовлетвор ет условию Тс т.The delay circuit / shifts the pulse sequence for a specified time t and determines the selective pulses, since the output of the selector will be only impulses, the interval between which satisfies the condition T c t.

Периоды следованн и.мнульсов в носледовательности могут лежать в диапазоне от соThe periods of follow-up pulses in a sequence can lie in the range from

Селектор работает следующим образом.The selector works as follows.

Контролируема последовательность подаетс на схему задержки / (врем задержки т), на один из входов схемы «ИЛИ 2 и на однн из входов схемы совпадени «И 3. ЗадержанныйThe controlled sequence is fed to the delay circuit / (delay time t), to one of the inputs of the circuit "OR 2, and to one of the inputs of the matching circuit" And 3. Delayed

сигнал подаетс во второй вход схемы «ИЛИ 2, выход которой подключен к счетному входу триггера 4. Предположнм, что начальное состо ние триггера 4 нулевое н при запуске триггера 4 нриорптет имеют контролируемые импульсы по сравпению с импульсами с выхода схемы задержки /.the signal is fed to the second input of the OR 2 circuit, the output of which is connected to the counting input of the trigger 4. Assume that the initial state of the trigger 4 is zero and when the trigger 4 is started, the trigger has controlled pulses matching the pulses from the output of the delay circuit.

Разрешающи уровень с единичного выхода триггера 4 через схему задержки 5 (врем задержки равно времени переброса триггера 4)Allowing the level from the single output of the trigger 4 through the delay circuit 5 (the delay time is equal to the transfer time of the trigger 4)

поступает на второй вход схемы совпадени 3. Иа выход схемы совнадени 3 проход т лнщьarrives at the second input of the coincidence circuit 3. And the output of the joint scheme 3 passes through

импульсы, интервал между которыми тpulses, the interval between which t

т.t.

Предмет изобретени Селектор и.тульсиой последовательностн, содержащий схемы задержки, триггер, схемы «И и «ИЛИ, отличающийс тем, что, с целью упрощени схемы, вход селектора соединен с входом схемы задержки, с одним из входов схемы «ИЛИ и с одним из входов схемы «И, а выход схемы задержки соединен с другим входом схемы «ИЛИ, выход которой подключен к счетному входу триггера, единичным выходом через схему задерл ки соединенного с другим входом схемы совпадени .The subject of the invention is a pulse sequence selector comprising a delay circuit, a trigger, an AND and OR circuit, characterized in that, in order to simplify the circuit, the selector input is connected to the input of the delay circuit with one of the inputs of the OR circuit and the inputs of the AND circuit, and the output of the delay circuit is connected to another input of the OR circuit, the output of which is connected to the counting trigger input, with a single output through a delay circuit connected to another input of the coincidence circuit.

дd

„LIl..l. JL J1±. J. .... J, J L rL A JlJ-L, . . Фу.1 /uJLJLJL n Tl II 1 „ JL „LIl..l. JL J1 ±. J. .... J, J L rL A JlJ-L,. . Fu.1 / uJLJLJL n Tl II 1 „JL