SU442571A1

SU442571A1 - Time delay device

Info

Publication number: SU442571A1
Application number: SU1850781A
Authority: SU
Inventors: Валентин Георгиевич Калашников
Original assignee: Всесоюзный Проектно-Конструкторский Технологический Институт Атомного Машиностроения И Котлостроения
Priority date: 1972-11-27
Filing date: 1972-11-27
Publication date: 1974-09-05

Description

1one

Изобретение относитс к радиотехнике, может быть использовано в различных област х техники, например в телеметрии.The invention relates to radio engineering and may be used in various fields of technology, for example, in telemetry.

Известно устройство временной задержки , содержащее элемент И, два элемента задержки и два триггера.A time delay device is known that contains an And element, two delay elements and two flip-flops.

Цель изобретени - повышение точности задержки - достигаетс тем, что вход предлагаемого устройства соединен с .единичными входами триггеров, причем единич- ный выход первого из них соединен со входом первогр элемента задержки, выход которого подсоединен к нулевому входу первого триггера, нулевой выход первого триггера соединен со входом элемента И, второй вход которюго соединен с единичным выходом второго триггера, а выход-со входом второго элемента задержки, выход которого соединен с нулевым входом второго триггера.The purpose of the invention is to improve the accuracy of the delay - achieved by the fact that the input of the proposed device is connected to the unit inputs of the triggers, and the unit output of the first one is connected to the input of the first delay element whose output is connected to the zero input of the first trigger, the zero output of the first trigger is connected with the input element And the second input which is connected to the unit output of the second trigger, and the output to the input of the second delay element, the output of which is connected to the zero input of the second trigger.

На фиг. 1 приведена блок-схема предлагаемого устройства , на фиг. 2 - , временные диаграммы.FIG. 1 shows a block diagram of the proposed device; FIG. 2 - time diagrams.

Устройство содержит элементы задерж- ки 1 и 2, триггерйз 3 и 4. Вход устройс-рва соединен с едиш1чными входами триггеров . Единичный выход триггера 3 соединен со входом элемента задержки 1, выход которого подсоединен к нулевок1у входу триггера 3. Нулевой выход этого триггера соединен со входом элемента И 5, второй вход которого св зан с единичным входом триггера 4, а выход со входом элемента задержки 2, выход которого, со- единенный с нулевым входом триггера 4, вл етс выходом устройства.The device contains delay elements 1 and 2, trigger 3 and 4. The device input is connected to the single inputs of the triggers. A single output of trigger 3 is connected to the input of delay element 1, the output of which is connected to the zero input of trigger 3. The zero output of this trigger is connected to the input of element 5, the second input of which is connected to the single input of trigger 4, the output of which, connected to the zero input of the trigger 4, is the output of the device.

Работает устройство временной задержки следующим образом.The time delay device works as follows.

Импульс, подлежащий задержке, пере- . водит триггеры 3 и 4 в состо ние едини-: ца. Это вызывает по вление сигнала на , .входе элемента . задержки 1, а через некоторое врем ,определ емое параметрами этого элемента, - и на его выходе. Далее ; сигнал с элемента 1, пройд на нулевой вход триггера 3, перебрасывает его в ну-левое состо ние. При этом триттер 4 находитс в состо нии единице. В этом положении триггеров сигнал присутствует на обоих входах элемента И 5, что приводит к по влению сигнала на его выхо- в на входе элемента 2. Через некоторое врем определ емое элементом 2, по вл ет рнгвал на его выходе. Этот сиг ал, поступа на выход устройства в одновременно на триггер 4, возвращает, последнвй в нуле ,вое состо нве, I Далее свое процессы повтор ютс изобретени Предмет Устройство временной задержки, содер .жашее элемент И , два элемента задерж о т л и ч а ю щ е е:ки и два ipiirrepa, с тем, что, с целью повышени точности задержки, вход устройства соединен с единичными входами триггеров, причем единичный вход первого из них соединен со входом первого элемента задержки, выход которого подсоединен к нулевому входу первого триггера, нулевой вход первого триггера соединен со входом элемента И, второй вход которого соединен с единичным выходом второго -триггера, а выход - со входом второго элемента задержки , выход которого соединен с нулевым входом втррого триггера.Impulse to be delayed, re-. triggers triggers 3 and 4 to single state: ca. This causes a signal to appear on the input element. delays 1, and after some time, determined by the parameters of this element, and at its output. Further ; the signal from element 1, passed to the zero input of trigger 3, flips it to the zero-left state. In this case, tritter 4 is in a state of unity. In this position of the flip-flops, the signal is present at both inputs of the element 5, which leads to the appearance of a signal at its output at the input of element 2. After some time, determined by element 2, a rumble shaft appears at its output. This signal, arriving at the output of the device at the same time as the trigger 4, returns, the last at zero, the first state, I. Then the processes are repeated inventions Subject The time delay device, the content of the element And, the two elements of delay and t And in order to increase the accuracy of the delay, the device input is connected to single trigger inputs, and the single input of the first one is connected to the input of the first delay element, the output of which is connected to the zero input of the first trigger zero input lane th flip-flop connected to the input of the AND, the second input of which is connected to the output of the second -triggera unit, and an output - to the input of the second delay element whose output is connected to the zero input vtrrogo trigger.

iPiP