SU373864A1 - 8SETTIMIZED i - Google Patents

8SETTIMIZED i

Info

Publication number
SU373864A1
SU373864A1 SU1644578A SU1644578A SU373864A1 SU 373864 A1 SU373864 A1 SU 373864A1 SU 1644578 A SU1644578 A SU 1644578A SU 1644578 A SU1644578 A SU 1644578A SU 373864 A1 SU373864 A1 SU 373864A1
Authority
SU
USSR - Soviet Union
Prior art keywords
potential
input
time
output
circuit
Prior art date
Application number
SU1644578A
Other languages
Russian (ru)
Inventor
В. А. Соловьев С. Д. Артамонов
Original Assignee
Авторы изобретени витель
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Авторы изобретени витель filed Critical Авторы изобретени витель
Priority to SU1644578A priority Critical patent/SU373864A1/en
Application granted granted Critical
Publication of SU373864A1 publication Critical patent/SU373864A1/en

Links

Description

Изобретение относитс  к имнульсной технике и может быть использовано в дискретной автоматике и телемеханике. Известные формирователи импульсов малой длительности, по переднему и заднему фронту входного импульса, содержащие статический триггер, две схемы совпадений и инвертор, причем выходы схем совпадени  соединены с разными входами статического триггера, имеют сложную схему. Цель изобретени  - упрощение формировател  импульсов. Дл  этого выходы статического триггера подключены к одним входам схем совпадени , другие входы которых соединены между собой через инвертор. На фиг. I изображена функциональна  схема формировател ; па фиг. 2 - временна  диаграмма его работы. Формирователь выполнен на потенциальных элементах («И-НЕ, «ИЛИ-НЕ, «НЕ) и содержит статический триггер /, единичный 2 и нулевой 3 выходы которого соединены с входами схем 4 и 5 совпадени . Вторые входы последних соединены с входом 6 формировател , причем вход схемы 5 - непосредственно, а вход схемы 4 - через инвертор 7. Выходы схем совпадени  подключены к выходам 8 и 9 формировател  и входам статического триггера. Вход 10 триггера служит дл  установки формировател  в исходное состо ние. В исходном состо нии после подачи иапр л ени  питани  (на чертеже не показано) к входу 6 приложен потенциал «1, близкий к напр жению питани . На выходах схемы 5 и инвертора 7 устанавливаетс  потенциал «1. При подаче потенциала «О на вход 10 на выходах 2 и 3 триггера устанавливаютс  потенциалы «1 и «О, а на выходах схем 4 и 5 - потенциалы «О и «1. После сн ти , сигнала «установка исходного состо ни , т. е. при изменении потенциала на входе 10 с «О на «1, формирователь готов к работе. Этот момент соответствует моменту времени to (см. фиг. 2). В момент времени /ь когда потенциал на входе 6 (см. фиг. 2, а) измен етс  с «1 на «О, соответственно измен ютс  потенциалы на входе инвертора 7 и на одном из входов схемы 5. Так как при этом на другом ее входе имеетс  потенциал «О с выхода 3 триггера, то состо ние схемы 5 не измен етс . На выходе инвертора 7 через врем , соответствующее времени его перехода из СОСТОЯБИЯ насыщени  в состо ние отсечки (врем  запирани ), по вл етс  потенциал «1 (момент времени tz на фиг. 2,6), который по-, даетс , на вход схемы 4, а на ее второй вход поступает потенциал с выхода триггера. Поэтому через врем , соответствующее времени отпирани  (момент времени /з на фиг. 2,8), т. е. времени перехода из состо ни  отсечки в состо ние насыщени , н:а выходе схемы 4 по вл етс  потенциал «О, который подаетс  на вход триггера и приводит к по влению на его выходе 3 потенциала «1 (момент времени t на фиг. 2, г). Потенциал «1 поступает па один из входов схемы 5, состо цие которой при этом не измен етс , так как ва другом ее входе поддерживаетс  потенциал «О. На вы.ходе 2 триггера потенциал измен етс  с «1 на «О (момент времени 4 на фиг. 2, д). Потенциал «О с выхода 2 подаетс  на вход схемы 4, потенциал на выходе которой измен етс  с «О на «1 (момент времени /е на фиг. 2, б). Этим заканчиваетс  формирование импульса малой длительности по переднему фронту входного импульса на выходе 8 и установка формировател  дл  приема сигнала по входу 6. Потенциал иа входе 5 может поддерживатьс  сколь угодно долго, и все элементы при этом сохран ют свое состо ние. Пусть в момент времени т (см. фиг. 2, а) потенциал на входе 6 измен етс , с «О Hia «1, поступает на одии из входов схемы 5 и измен ет потенциал на ее выходе с «1 на «О (момент времени 8 на фиг. 2, е), так как к другому входу схемы 5 приложен потенциал «1 с выхода 3 триггера. При этом потенциал на выходе инвертора 7 измен .етс  с «1 на «О (момент времени 8 На фиг. 2,6), а потенциал на выходе схемы 4 не измен етс , так как к другому ее вxoд, с момента времени t-j приложен потенциал «О с выхода триггера. В момент времени /s потенциал «О с вы хода схемы 5 приложен к входу триггера и через врем  его запирани  приводит к по влению на его выходе 2 потенциала «1 (момент времени /д №а фиг. 2,д}. На выходе 3 триггера потенциал измен етс  с «1 на «О (момент времени ш на фиг. 2, г). При. этом на выходе схемы 4 потенциал «1 не измен етс , так как на другом ее входе поддерживаетс  потеициал «О. Потенциал «О с выхода 3 подаетс  на одиц из входов схемы 5, потенциал иа выходе которой измен етс  с «О на «1 (момент времени tn на фиг. 2,е). Этим моментом времени заканчиваетс  формирование импульса малой длительности по заднему фронту входного импульса на выходе 9 и установка формировател  дл  приема сигнала по входу 6. Предмет изобретени  Формирователь импульсов малой длительности по переднему и заднему фронту входного импульса, содержащий статический триггер, две схемы совпадени  и инвертор, причем выходы схем совладени  соединены с разными входами статического триггера , отличающийс  тем, что, с целью упрощени  формировател , выходы статического триггера подключены к одним входам схем совпаени , другие входы которых соединены между собой через инвертор.The invention relates to a pulse technique and can be used in discrete automation and telemechanics. Known pulse shapers of short duration, along the leading and trailing edges of the input pulse, containing a static trigger, two coincidence circuits and an inverter, with the outputs of the coincidence circuits connected to different inputs of a static trigger, have a complex circuit. The purpose of the invention is to simplify the pulse former. For this purpose, the outputs of the static trigger are connected to the same inputs of the coincidence circuit, the other inputs of which are interconnected via an inverter. FIG. I shows a functional diagram of the imager; pas figs. 2 - time diagram of his work. The shaper is made on potential elements ("AND-NOT," OR-NOT, "NOT) and contains a static trigger /, single 2 and zero 3 outputs of which are connected to the inputs of matching circuits 4 and 5. The second inputs of the latter are connected to the input 6 of the driver, and the input of the circuit 5 is directly, and the input of the circuit 4 is connected via the inverter 7. The outputs of the coincidence circuits are connected to the outputs 8 and 9 of the driver and the inputs of the static trigger. The trigger input 10 serves to set the former to the initial state. In the initial state after the supply and supply voltage (not shown), potential 6 is applied to input 6, which is close to the supply voltage. At the outputs of circuit 5 and inverter 7, a potential of "1." When applying the potential "O to input 10, the potentials" 1 and "O are set at the outputs 2 and 3 of the trigger, and the potentials" O and "1 are installed at the outputs of circuits 4 and 5 After removing the signal "setting the initial state, i.e., when the potential at input 10 changes from" O to "1, the driver is ready for operation. This moment corresponds to the moment of time to (see Fig. 2). At the time point (i) when the potential at the input 6 (see Fig. 2, a) changes from "1 to" O, the potentials at the input of the inverter 7 and at one of the inputs of the circuit 5 change accordingly. its input has a potential "O from output 3 of the flip-flop, then the state of circuit 5 does not change. At the output of the inverter 7, the time "1" (time tz in Fig. 2.6) appears at the time of its transition from the CONDITION of saturation to the cut-off state (locking time), which is given to the input of the circuit 4, and its second input receives the potential from the trigger output. Therefore, after a time corresponding to the unlocking time (point in time / s in Fig. 2.8), i.e. the time of transition from the cutoff state to the saturation state, n: the output of circuit 4 shows the potential "O which is supplied to the input of the trigger and leads to the appearance of a potential “3” at its output 3 (the moment of time t in Fig. 2, d). Potential "1 enters one of the inputs of circuit 5, the state of which does not change in this case, since the potential of O is maintained at its other input. At output 2 of the trigger, the potential changes from "1 to" O (time 4 in Fig. 2, e). Potential "O from output 2 is fed to the input of circuit 4, the potential at the output of which changes from" O to "1 (time / e in Fig. 2, b). This completes the formation of a pulse of short duration along the leading edge of the input pulse at output 8 and the installation of a shaper to receive a signal at input 6. The potential of input 5 can be maintained indefinitely, and all the elements retain their state. Let at time t (see Fig. 2, a) the potential at input 6 change, from "O Hia" 1, to one of the inputs of circuit 5 and change the potential at its output from "1 to" O (moment time 8 in Fig. 2, e), since the potential “1 from output 3 of the trigger” is applied to the other input of the circuit 5. In this case, the potential at the output of the inverter 7 changes from "1 to" O (time 8) In Fig. 2.6, and the potential at the output of circuit 4 does not change, since its output from time tj is applied to another Potential “Oh with trigger output. At the moment of time / s, the potential “O from the output of circuit 5 is applied to the trigger input and, after locking it, leads to the appearance of potential 1 at its output 2 (time moment / d of the number in Fig. 2, e}. At output 3 the trigger potential changes from "1 to" O (the time point w in Fig. 2, d). At the same time, at the output of circuit 4, the potential "1 does not change, since at another its input, the potential" O. Potential "O from output 3 is fed to one of the inputs of circuit 5, the potential of the output of which varies from "O to" 1 (time tn in Fig. 2, e). This instant of time ends fo Short impulse pulse shaping along the falling edge of the input pulse at output 9 and installing a driver for receiving a signal at input 6. Object of the invention Short pulse pulse forming device at the leading and falling edge of the input pulse containing a static trigger, two coincidence circuits and an inverter connected to different inputs of a static trigger, characterized in that, in order to simplify the driver, the outputs of a static trigger are connected to one of the inputs of the coincidence circuits, others strokes which are interconnected via an inverter.

SU1644578A 1971-04-05 1971-04-05 8SETTIMIZED i SU373864A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1644578A SU373864A1 (en) 1971-04-05 1971-04-05 8SETTIMIZED i

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1644578A SU373864A1 (en) 1971-04-05 1971-04-05 8SETTIMIZED i

Publications (1)

Publication Number Publication Date
SU373864A1 true SU373864A1 (en) 1973-03-12

Family

ID=20471802

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1644578A SU373864A1 (en) 1971-04-05 1971-04-05 8SETTIMIZED i

Country Status (1)

Country Link
SU (1) SU373864A1 (en)

Similar Documents

Publication Publication Date Title
US3097340A (en) Generating system producing constant width pulses from input pulses of indeterminate height and duration
GB1507523A (en) Pulse gating circuits and internal combustion engine control circuits including such gating circuits
GB1095944A (en) Improvements in and relating to devices for synchronizing pulses
SU373864A1 (en) 8SETTIMIZED i
US3048785A (en) Pulse generating and timing circuit for generating paired pulses, one more narrow than the other
US3728553A (en) Speed detecting system utilizing digital logic circuitry
SU484629A1 (en) Single Pulse Generator
SU487462A1 (en) Frequency multiplier
SU481133A1 (en) Current to pulse frequency converter
SU504298A1 (en) Pulse shaper
SU387526A1 (en) PULSE DISTRIBUTOR
SU514267A1 (en) A device for measuring the time difference of two signals
SU423252A1 (en) LOGICAL DEVICE
SU1443133A1 (en) Externally triggered square pulse shaper
SU494844A1 (en) Single pulse shaper
SU1166294A1 (en) Distributor
SU515267A1 (en) Sync device
SU1478289A1 (en) Frequency comparator
SU511685A1 (en) Device for fixing the moments of time corresponding to the phase of sinusoidal voltage
SU544120A1 (en) Pulse synchronization device
SU783956A1 (en) Pulse train producing device
SU410547A1 (en)
SU425337A1 (en) DEVICE FOR ALLOCATION OF A SINGLE PULSE \
SU439909A1 (en) Device for generating pulse sequences
SU362447A1 (en) ALL-UNION