SU544120A1

SU544120A1 - Pulse synchronization device

Info

Publication number: SU544120A1
Application number: SU2156660A
Authority: SU
Inventors: Владимир Васильевич Виноградов; Виктор Васильевич Кунавин; Александр Александрович Демидович
Original assignee: Центральное Конструкторское Бюро С Опытным Производством Ан Белорусской Сср
Priority date: 1975-07-17
Filing date: 1975-07-17
Publication date: 1977-01-25

Description

1one

Изобретение относитс к радиотехнике и может быть использовано в устройствах преобразовани и обработки информации.The invention relates to radio engineering and can be used in data conversion and processing devices.

Известное устройство дл синхронизации импульсов содержит триггер и элемент сов- s падени . Недостатки этого устройства заключаютс в сравнительно невысокой надежности работы и низкой чувствительности l.The known device for synchronizing the pulses contains a trigger and an element of coincidence. The disadvantages of this device are relatively low reliability and low sensitivity l.

Известно также устройство дл синхро- ю низации импульсов, содержащее триггер, л гический элемент ИЛИ, элемент совпадений и два логических элемента И-НЕ, выход каждого из которьк соединен с одним из входов другого, второй вход первого логичес- 15 кого элемента И-НЕ соединен с выходом логического элемента ИЛИ, а второй вход второго элемента И-НЕ соединен с одним из входов элемента совпадений, при этом выход триггера соединен с одним из входов 20 логического элемента ИЛИ, с другим входом которого соединен выход элемента совпадений и один из входов триггера 2J .It is also known a device for synchronizing pulses, containing a trigger, a logical element OR, a coincidence element and two logical elements AND-NOT, the output of each of which is connected to one of the inputs of the other, the second input of the first logical element 15 AND-NOT connected to the output of the logical element OR, and the second input of the second element IS NOT connected to one of the inputs of the coincidence element, while the trigger output is connected to one of the inputs 20 of the OR logical element, the output of the matching element and one of 2J trigger moves.

Недостатком этого устройства вл етс сравнительно невысока надежность.25The disadvantage of this device is relatively low reliability.

Цель изобретени - повышение надежности устройства.The purpose of the invention is to increase the reliability of the device.

Дл этого в устройство дл синхронизации импульсов, содержащее триггер, логический элемент ИЛИ, элемент совпадений и два логических элемента И-НЕ, выход каждого из которых соединен с одним из входов , второй вход первого логического элемента И-НЕ соединен с выходом логического элемента ИЛИ, а второй вход второго элемента И-НЕ соединен с одним из входов элемента совпадений, при этом выход триггера соединен с одним из входов логического элемента ИЛИ, с другим входом которого соединен выход элемента совпадений и один из входов триггера, введен логический элемент НЕ, вход которого соединен с выходом первого логического элемента И-НЕ, а выход с другим входом элемента совпадений.To do this, a pulse synchronization device containing a trigger, an OR logical element, a matching element and two NAND gates, the output of each of which is connected to one of the inputs, the second input of the first NIC gate is connected to the output of the OR gate, and the second input of the second element AND is NOT connected to one of the inputs of the matching element, while the trigger output is connected to one of the inputs of the OR logical element, the output of the matching element and one of the trigger inputs are connected to the other input, there is a logical element NOT, the input of which is connected to the output of the first logical element NAND, and an output to another input of the element of coincidence.

На чертеже приведена структурна электрическа схема устройства.The drawing shows a structural electrical circuit of the device.

Устройство дл синхронизации импульсов содержит триггер 1, логический элемент ИЛИ 2, элемент совпадений 3 и логические элементы И-НЕ 4 и 5, выход каждого изThe device for synchronization of pulses contains a trigger 1, a logical element OR 2, an element of coincidence 3 and logical elements NAND 4 and 5, the output of each

которык соединен с одним из входов другого . Второй вход логического элемента И-НЕ 4 соединен с выходом логического элемент ИЛИ 2. Второй вход второго логического элемента И-НЕ 5 соединен с одним из входов элемента совпадений 3. Выход триггера- 1 соединен с одним из входов логического элемента ИЛИ 2, с другим входом которого соединен выход элемента совпадений 3 и один из входов триггера 1.which is connected to one of the inputs of the other. The second input of the logical element AND-NOT 4 is connected to the output of the logical element OR 2. The second input of the second logical element AND-NOT 5 is connected to one of the inputs of the matching element 3. The output of the trigger-1 is connected to one of the inputs of the logical element OR 2, with the other the input of which is connected to the output of the element coincidence 3 and one of the inputs of the trigger 1.

В устройство введен логический элемент НЕ 6, вход которого соединен с выходом пвого логического элемента И-НЕ 4, а выход -С другим входом элемента совпадеНИИ 3.A logical element NOT 6 is entered into the device, the input of which is connected to the output of the first logical element AND-NOT 4, and the output - With another input of the coincidence element 3.

Устройство дл синхронизации импульсов работает следующим образом.The device for synchronizing pulses works as follows.

В исходном положении триггер 1 находитс в нулевом состо нии, и с его инверсного выхода единичный потенциал поступает на один из инверсных входов логического юмента ИЛИ 2. При отсутствии тактового импульса на шине 7 с выхода элемента совпадений 3 снимаетс единичный потен- циал, поступающий на другой инверсный вход логического элемента ИЛИ 2 и на установочный вход триггера 1, С выхода логического элемента ИЛИ 2 снимаетс нулевой по тенпиал, который прикладываетс ко входу логического элемента И-НЕ 4. Таким образом , в исходном состо нии с выходов логических элементов И-НЕ 4 и 5 снимаютс единичные потенциалы, а с выхода логического элемента НЕ 6 - нулевой потенциал. In the initial position, the trigger 1 is in the zero state, and from its inverse output the unit potential is fed to one of the inverse inputs of the logical control OR 2. If there is no clock pulse on the bus 7, the unit potential to the other the inverse input of the OR 2 gate and the setup input of the trigger 1, From the output of the OR 2 gate, zero zero is taken, which is applied to the input of the NAND 4 gate. Thus, in the initial state, Exit logic AND-NO elements 4 and 5 are removed individual potentials, and the output of NAND gate 6 - the zero potential.

Поступающий на шину 8 синхронизируемый импульс по перепаду потенциалов переднего фронта опрокидывает триггер 1. На инверсном выходе триггера 1 по вл етс нуле- вой потенциал, а на выходе логического элемента ИЛИ 2 - единичный потенциал. Логический элемент И-НЕ 4 открываетс , и на его выходе по вл етс нулевой потенциал.A synchronized impulse arriving on the bus 8 by the potential drop of the leading front overturns trigger 1. At the inverse output of trigger 1, there appears a zero potential, and at the output of the OR 2 logic element - a single potential. The NAND gate 4 opens, and a zero potential appears at its output.

а на выходе логического элемента НЕ 6 единичный потенциал.and the output of the logic element is NOT 6 unit potential.

Поступающий затем на шину 7 тактовый импульс не измен ет потенциалы на выходах логических элементов И-НЕ 4 и 5, а проход через открытьй элемент совпадений 3, инвертируетс и поступает на выход 9 устройства в качестве синхронизированного импульс.а. Синхронизированный импульс, поступа на вход триггера 1, перебрасывает его в исходное состо ние, а поступа на вход логического элемента ИЛИ 2, поддерживает единичный потенциал на его выходе. По окончании тактового импульса устройство возвращаетс в исходное состо ние.The clock pulse then arrives at bus 7 does not change the potentials at the outputs of the NAND logic gates 4 and 5, and the passage through the open coincidence element 3 is inverted and fed to output 9 of the device as a synchronized pulse. The synchronized pulse, arriving at the input of the trigger 1, transfers it to the initial state, and arriving at the input of the logic element OR 2, maintains a single potential at its output. At the end of the clock, the device returns to its original state.

Claims

1. Avt.svid. USSR № 488320, MKL. H 03 K 1/16, 07.07.73.

2. Avt.svid. USSR № 434581, MKL. H 03 K 5/00, 21.02.72 (prototype).