SU410547A1

SU410547A1 -

Info

Publication number: SU410547A1
Application number: SU1764549A
Authority: SU
Priority date: 1972-03-28
Filing date: 1972-03-28
Publication date: 1974-01-05

Description

1one

Известен синхронизатор импульсов, содержащий ключ, вход которого подключен к источнику синхронизируемых импульсов, а выход соединен со входом установки первого триггера, и сдвиговый регистр, с одним входом первого разр да которого соединен выход триггера, а с другим входом - источник тактовых импульсов.A pulse synchronizer is known that contains a key whose input is connected to a source of synchronized pulses, and the output is connected to the installation input of the first trigger, and a shift register, with one input of the first bit which the output of the trigger is connected, and a source of clock pulses to the other input.

В известном устройстве при поступлении синхронизируемых импульсов, длительность которых в несколько раз превышает период следовани тактовых импульсов, синхронизированный импульс по вл етс на выходе устройства только после окончани синхронизируемого импульса, в результате чего положение синхронизированного импульса на выходе устройства скачкообразно измен етс с изменением длительности синхронизируемого импульса.In the known device, when synchronized pulses are received, the duration of which is several times longer than the clock pulse, the synchronized pulse appears at the output of the device only after the end of the synchronized pulse, as a result of which the position of the synchronized pulse at the output of the device changes abruptly .

Цель изобретени - исключение вли ни длительности синхронизируемых импульсов.The purpose of the invention is to eliminate the influence of the duration of synchronized pulses.

Предлагаемый синхронизатор отличаетс тем, что в него введен второй триггер, вход установки которого подключен к источнику синхронизируемых импульсов, а выход соединен со вторым входом ключа, входы же сброса первого и второго триггеров подключены к выходу первого разр да сдвигового регистра.The proposed synchronizer is different in that a second trigger is inserted in it, the installation input of which is connected to the source of synchronized pulses, and the output is connected to the second input of the key, and the reset inputs of the first and second triggers are connected to the output of the first digit of the shift register.

На чертеже приведена блок-схема устройства .The drawing shows a block diagram of the device.

Синхронизатор импульсов содержит ключ 1, первый триггер, состо щий из симметричных элементов 2, 3, второй триггер из симметричных элементов 4, 5 и сдвиговый регистр, образованный разр дами 6-9. Вход ключа 1 соединен с источником синхронизируемых импульсов , а его выход - со входом установки первого триггера. Выход первого триггера св зан с одним входом первого разр да 6 сдвигового регистра, другой вход которого подключен к источнику тактовых импульсов. Вход установки второго триггера соединен с источником синхронизируемых импульсов, а выход - со вторым входом ключа 1. Входы сброса триггеров доключены к выходу первого разр да 6 сдвигового регистра. Ключ и триггеры могут быть выполнены на интегральных микросхемах .The pulse synchronizer contains the key 1, the first trigger consisting of symmetric elements 2, 3, the second trigger from symmetric elements 4, 5 and the shift register formed by bits 6-9. The input of key 1 is connected to the source of synchronized pulses, and its output is connected to the input of the installation of the first trigger. The output of the first trigger is connected with one input of the first bit 6 of the shift register, the other input of which is connected to the source of clock pulses. The setup input of the second trigger is connected to the source of synchronized pulses, and the output is connected to the second input of the key 1. The reset inputs of the triggers are connected to the output of the first bit 6 of the shift register. The key and the triggers can be performed on integrated circuits.

При поступлении на вход ключа синхронизируемых импульсов большой длительности каждый импульс при наличии единого потенциала с выхода второго триггера, пройд через ключ, устанавливает первый триггер в такое состо ние, при котором на его выходе по вл етс единичный потенциал. Этот потенциал поступает на вход первого разр да 6 сдвигового регистра и записываетс в регистр с приходом первого ближайшего тактового импульса. По окончании тактового импульса с выхода первого разр да сдвигового регистра на входы сброса триггеров поступает нулевой потенциал , который возвращает первый триггер в исходное состо ние и устанавливает второй в такое состо ние, при котором на его выходе по вл етс нулевой потенциал, запрещающий прохождение сиихроиизируемых имиульсов через ключ. В таком состо нии устройство нахо .дитс до окончани синхронизируемого имцульса , носле чего второй триггер возвращаетс в исходное положение. Синхронизируемый импульс малой длительности также проходит через ключ и устанавливает первый триггер в такое состо ние, при котором на выходе его по вл етс единичный потенциал, причем это состо ние сохран етс и после окончани импульса. Единичный потенциал с выхода первого триггера поступает в сдвиговый регистр и с приходом первого ближайщего тактового импульса записываетс в него. По окончании тактового импульса с выхода первого разр да сдвигового регистра поступает нулевой потенциал, возвращающий первый триггер в исходное состо ние . Так как синхронизируемого импульса в это врем нет, на выходе второго триггера нулевой потенциал не по вл етс . Таким образом, синхронизируемый импульс любой длительности записываетс в сдвиговый регистр с приходом первого ближайщего тактового импульса, и скачкообразное изменение положени синхронизированного импульса на выходе устройства при изменении длительности синхронизируемого импульса исключаетс . Минимальна длительность синхронизируемых импульсов должна быть не менее общего времени включени ключа и первого триггера. Предмет изобретени Синхронизатор импульсов, содержащий ключ, вход которого подключен к источнику синхронизируемых импульсов, а выход соединен со входом установки первого триггера, выход которого св зан с одним входом первого разр да сдвигового регистра, другой вход которого подключен к источнику тактовых импульсов , отличающийс тем, что, с целью исключени вли ни длительности синхронизируемых импульсов на задержку синхронизированных импульсов, в него введен второй триггер, вход установки которого подключен к источнику синхронизируемых импульсов , а выход соединен со вторым входом ключа, причем входы сброса первого и второ го триггеров подключены к выходу первого разр да сдвигового регистра.When a long-duration synchronized pulse arrives at the input, each pulse, if there is a single potential from the output of the second trigger, passes through the key, sets the first trigger to the state at which a single potential appears at its output. This potential is fed to the input of the first bit 6 of the shift register and is written to the register with the arrival of the first nearest clock pulse. At the end of the clock pulse from the output of the first bit of the shift register, the zero potential enters the trigger trigger inputs, which returns the first trigger to the initial state and sets the second one in such a state that the zero potential prohibiting the passage of synchronized emulsions appears at its output through the key. In this state, the device is in wait until the end of the synchronized pulse, and the second trigger returns to its original position. A synchronized pulse of short duration also passes through the key and sets the first trigger to a state in which a single potential appears at its output, and this state is maintained even after the end of the pulse. A single potential from the output of the first trigger enters the shift register and, with the arrival of the first nearest clock pulse, is written to it. At the end of the clock pulse from the output of the first bit of the shift register, a zero potential arrives, which returns the first trigger to the initial state. Since there is no synchronized pulse at this time, a zero potential does not appear at the output of the second trigger. Thus, a synchronized pulse of any duration is recorded in the shift register with the arrival of the first nearest clock pulse, and an abrupt change in the position of the synchronized pulse at the output of the device when the duration of the synchronized pulse is changed. The minimum duration of the synchronized pulses must be at least the total time the key and the first trigger are turned on. The subject of the invention is a pulse synchronizer containing a key whose input is connected to a source of synchronized pulses, and the output is connected to the installation input of the first trigger, the output of which is connected to one input of the first digit of the shift register, the other input of which is connected to a source of clock pulses that differs in that, in order to eliminate the influence of the duration of synchronized pulses on the delay of synchronized pulses, a second trigger has been entered into it, the installation of which is connected to the synchronous source ziruemyh pulses, and an output coupled to the second input key, and the reset inputs of the first and second flip-flops are connected to the output of the first discharge shift register.

ВгодIn year

CfpocCFPOC

TaKWoSbie иппульаыTaKWoSbie ippula

СWITH