SU585608A1 - Frequency divider - Google Patents
Frequency dividerInfo
- Publication number
- SU585608A1 SU585608A1 SU752168144A SU2168144A SU585608A1 SU 585608 A1 SU585608 A1 SU 585608A1 SU 752168144 A SU752168144 A SU 752168144A SU 2168144 A SU2168144 A SU 2168144A SU 585608 A1 SU585608 A1 SU 585608A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counter
- input
- decoder
- divider
- inputs
- Prior art date
Links
Landscapes
- Length Measuring Devices With Unspecified Measuring Means (AREA)
Description
154) ДЕЛИТЕЛЬ ЧАСТОТА154) FREQUENCY DIVER
1one
Изобретение относитс к импульсной технике и может найти широкое пpимeнe кие в различных радиоэлектронных устройствах .The invention relates to a pulse technique and can find a widespread use in various electronic devices.
Известен делитель частоты, содержащий двоичный счетчик, сдвиговый регистр, комбинационную схему fl3 Из-за сложности и недостаточной надежности его использование при фиксированном коэффициенте делени нецелесообразно .Known frequency divider containing a binary counter, a shift register, a fl3 combinator circuit. Due to its complexity and lack of reliability, using it with a fixed division factor is impractical.
Наиболее близким по технической сущности к изобретению вл етс устройство , содержащее дешифратор и. счетчик, входы которых подключены к входной шине, а выходы счетчика соединены с одним из входов дешифратора 2 .The closest in technical essence to the invention is a device containing a decoder and. counter, the inputs of which are connected to the input bus, and the outputs of the counter are connected to one of the inputs of the decoder 2.
Однако в этом делителе установка в ноль счетчика производитс выходным импульсами, что недостаточно надежно. при малой длительности импульсов и большом количестве разр дов счетчика, кроме того, имеетс .возможность прохождени N -го импульса при коэффициенте делени N на выходную шину делител при большой длительности входных импульсов, установка в ноль дополнительного трипвра производитс However, in this divider, setting the counter to zero is performed by output pulses, which is not reliable enough. with a small pulse duration and a large number of bits of the counter, in addition, there is the possibility of passing the N-th pulse with the division factor N into the output bus of the divider with a long duration of the input pulses, setting to zero additional tripra
задним фронтом входного импульса, что также снижает надежность работы.trailing edge of the input pulse, which also reduces the reliability of operation.
Целью изобретени вл етс повышение надежности работы устройства. Дл этого делитель частоты, содержащий дешифратор и счетчик, входы которых подключены к входной шине, а выходы счетчика соединены с одними из входов дешифратора, введен дополнительный счетчик, вход которого подключен к выходу дешифратора, а выходы - к другим входам дешифратора.The aim of the invention is to improve the reliability of the device. For this, a frequency divider containing a decoder and a counter, the inputs of which are connected to the input bus, and the counter outputs are connected to one of the decoder inputs, an additional counter is introduced, the input of which is connected to the decoder output, and the outputs to other decoder inputs.
На чертеже представлена структурна электрическа схема делител частоты .The drawing shows a structural electrical frequency divider circuit.
Делитель частоты содержит счетчики 1 и 2 и дешифратор 3. Выходы разр дов счетчиков 1 и 2 соединены с входами дешифратора 3, выход которогоThe frequency divider contains counters 1 and 2 and a decoder 3. The bits of the bits of counters 1 and 2 are connected to the inputs of the decoder 3, the output of which
соединен с шиной счета счетчика 2 и вл етс выходом делител . 1ина входа счетчика 1 соединена со стробирующим входом дешифратора 3 и вл етс входом делител .connected to the counting bus of counter 2 and is the output of the divider. The 1 input of counter 1 is connected to the gate input of the decoder 3 and is the input to the divider.
Работает делитель частоты следующим образом. На вход счетчика 1 и стробирующий вход дешифратора 3 поступает последовательность импульсов. До прихода N -го импульса, где NThe frequency divider works as follows. The input of the counter 1 and the gate input of the decoder 3 receives a sequence of pulses. Before the arrival of the Nth pulse, where N
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU752168144A SU585608A1 (en) | 1975-09-03 | 1975-09-03 | Frequency divider |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU752168144A SU585608A1 (en) | 1975-09-03 | 1975-09-03 | Frequency divider |
Publications (1)
Publication Number | Publication Date |
---|---|
SU585608A1 true SU585608A1 (en) | 1977-12-25 |
Family
ID=20630412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU752168144A SU585608A1 (en) | 1975-09-03 | 1975-09-03 | Frequency divider |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU585608A1 (en) |
-
1975
- 1975-09-03 SU SU752168144A patent/SU585608A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1405918A (en) | Pulse frequency dividing circuit | |
SU585608A1 (en) | Frequency divider | |
US3651415A (en) | Bidirectional counter | |
SU744622A1 (en) | Device for determining pulse train repetition frequency deviation from the predetermined frequency | |
SU993460A1 (en) | Scaling device | |
SU764124A1 (en) | Binary code-to-time interval converter | |
SU930686A1 (en) | Rate scaler with odd countdown ratio | |
SU523508A1 (en) | Phase frequency discriminator | |
SU997240A1 (en) | Delay device | |
SU1683006A1 (en) | Device for dividing by two serial codes of "gold" proportion | |
SU980258A1 (en) | Device for shaping pulse trains | |
SU667966A1 (en) | Number comparing device | |
SU855977A1 (en) | Device for delaying square-wave pulses | |
SU970706A1 (en) | Counting device | |
SU1545326A1 (en) | Time-pulse code decoder | |
SU690608A1 (en) | Frequency multiplier | |
SU605229A1 (en) | Information transmission system address generating device | |
SU409385A1 (en) | ||
SU828407A1 (en) | Device for shaping difference frequency pulses | |
SU875608A1 (en) | Device for programmed delay of pulses | |
SU684710A1 (en) | Phase-pulse converter | |
SU412615A1 (en) | ||
SU1277387A2 (en) | Pulse repetition frequency divider | |
SU504298A1 (en) | Pulse shaper | |
SU1539973A1 (en) | Pulse sequecne shaper |