SU487462A1 - Frequency multiplier - Google Patents
Frequency multiplierInfo
- Publication number
- SU487462A1 SU487462A1 SU1988134A SU1988134A SU487462A1 SU 487462 A1 SU487462 A1 SU 487462A1 SU 1988134 A SU1988134 A SU 1988134A SU 1988134 A SU1988134 A SU 1988134A SU 487462 A1 SU487462 A1 SU 487462A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- pulse
- input
- logical element
- frequency
- Prior art date
Links
Description
3непосредственно, а вход элемента «И-НЕ3 directly, and the input element "AND-NOT
4- через логический элемент «НЕ 11, выход которого соединен с одним из входов логического элемента «И-НЕ 5. Второй вход последнего соединен с /г-|-1-вым выходом распределител импульсов 7, а выход - с первым входом блока управлени частотой 6, второй вход которого соединен с выходом логического элемента «И 8, входы которого св заны с логическим элементом «НЕ 10, с выходом логического элемента «И-НЕ 2, со входом синхронизации и через диод 18 - с л-ным выходом распределител импульсов 7. Последний вход логического элемента «И 8 шунтирован накопительным конденсатором 14 и резистором 17. Вход установки нул распределител импульсов 7 соединен со входом синхронизации.4- through the logical element "NOT 11, the output of which is connected to one of the inputs of the logical element" AND-NOT 5. The second input of the latter is connected to / g- | -1 -1-oh output of the pulse distributor 7, and the output - to the first input of the control unit frequency 6, the second input of which is connected to the output of the logical element "AND 8, whose inputs are connected to the logical element" NOT 10, to the output of the logical element "AND-NOT 2, to the synchronization input and through the diode 18 to the output of the distributor pulses 7. The last input of the logical element “And 8 is shunted by accumulative a capacitor 14 and a resistor 17. The installation input zero of the pulse distributor 7 is connected to the synchronization input.
Работает умножитель частоты следующим образом.The frequency multiplier works as follows.
При подаче на вход синхронизации короткого синхронизирующего имнульса на входах логического элемента «И-НЕ 3 происходит совпадение сигналов, на ее выходе устанавливаетс нуль, опрокидывающий логический элемент «И-НЕ 1 в положение «единица. Одновременно синхронизирующий импульс устанавливает в нуль раснредедитель импульсов 7. На п 1-вом выходе распредедител импульсов устанавливаетс низкий уровень , на выходах логических элементов «И- НЕ 3 и «И-НЕ 4 - высокий, и мультивибратор получает возможность начать свободные колебани до нрихода следующего синхроимпульса . Если частота мультивибратора меньще заданной, распредедитель при по влении синхроимпульса сбрасываетс в нуль, после чего происход т процессы, аналогичные описанным, а очередной импульс на выходе умножител по вл етс одновременно с синхроимпульсом . В этом случае совпадают сигналы на входах логического элемента «И В, который выдает сигнал на блок управлени частотой 6. На выходе его возрастает частота колебаний мультивибратора. Если частота колебаний мультивибратора больше заданной, то после «-го имнульса И+1-ВЫЙ импульс на выход умножител не пройдет, так как его прохождение запрещает сигнал, поступающий на логический элементWhen applying to the synchronization input a short sync pulse at the inputs of the AND-HE 3 logic element, signals coincide, its output is set to zero, and the AND-1 1 logical element overturns to the “one” position. Simultaneously, the synchronizing pulse sets the pulse distributor 7 to zero. At the 1st output of the pulse distributor, a low level is set, at the outputs of the AND-NOT 3 and AND-4 logic elements it is high, and the multivibrator can start free oscillations before the next output. sync pulse. If the frequency of the multivibrator is less than the specified one, the distributor is reset to zero when a clock pulse appears, after which processes similar to those described occur, and the next pulse at the output of the multiplier appears simultaneously with the clock pulse. In this case, the signals at the inputs of the AND gate, which gives a signal to the frequency control unit 6, coincide. At the output, the oscillation frequency of the multivibrator increases. If the oscillation frequency of the multivibrator is greater than the set one, then after the “th pulse and the + 1-YOU pulse to the output of the multiplier will not work, since its passage prevents the signal coming to the logic element
«И 9 с га + 1-вого выхода расиредедител импульсов через логический элемент «НЕ 10. Этот же сигнал, поступа на входы логических элементов «И-НЕ 3 и «И-НЕ 4, останавливает свободные колебани мультивибратора до прихода очередного синхроимпульса . В этом случае происходит совпадение сигналов на логическом элементе «И-НЕ 5, который выдает сигнал на блок управлени частотой 6. На выходе последнего уровень“AND 9 s ha + 1-th output of the pulse distributor through the logical element“ NOT 10. This same signal, arriving at the inputs of the logical elements “AND-HE 3 and“ AND-NOT 4, stops the free oscillations of the multivibrator until the next sync pulse arrives. In this case, the signals coincide on the logical element "AND-NOT 5, which outputs a signal to the frequency control unit 6. At the output of the last level
напр жени понижаетс и понижаетс частота колебаний мультивибратора.the voltage decreases and the oscillation frequency of the multivibrator decreases.
Предме изобретени The invention
Умножитель частоты, содержащий управл емый генератор импульсов, соединенный с распределителем импульсов, логическим элементом «И, диодом и наконительным конденсатором , отличающийс тем, что, с целью расширени функциональных возможностей нри сохранении посто нной скважности имнульсов, вход логического элемента «И подключен к л-ному выходу распредедител импульсов, ra-j-1-вый выход которого через два логических элемента «И-НЕ соединенA frequency multiplier containing a controlled pulse generator connected to a pulse distributor, an AND gate, a diode and a tip capacitor, characterized in that, in order to extend the functionality of maintaining a constant duty cycle of the pulses, the AND gate is connected to the output of the pulse distributor, ra-j-1-th output of which through two logical elements "AND IS NOT connected
со входами синхронизации управл емого генератора импульсов, а через логический элемент «НЕ, упом нутый логический элемент «И и третий логический элемент «Н-НЕ - со входом блока управлени частотой, подключенного ко входу управлени управл емого генератора импульсов.with the synchronization inputs of the controlled pulse generator, and through the logical element "NO, the said logical element" AND and the third logical element "H-NOT - with the input of the frequency control unit connected to the control input of the controlled pulse generator.
синхг :лг-,пцпс саsync: lg-, pcps sa
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1988134A SU487462A1 (en) | 1974-01-02 | 1974-01-02 | Frequency multiplier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1988134A SU487462A1 (en) | 1974-01-02 | 1974-01-02 | Frequency multiplier |
Publications (1)
Publication Number | Publication Date |
---|---|
SU487462A1 true SU487462A1 (en) | 1975-10-05 |
Family
ID=20573271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1988134A SU487462A1 (en) | 1974-01-02 | 1974-01-02 | Frequency multiplier |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU487462A1 (en) |
-
1974
- 1974-01-02 SU SU1988134A patent/SU487462A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU487462A1 (en) | Frequency multiplier | |
GB1103520A (en) | Improvements in or relating to electric circuits comprising oscillators | |
SU400987A1 (en) | FORMER FOR RECEPTION OF FIXED DURATION PULSES ON POSITIVE AND NEGATIVE DIFFERENT SIGNAL DIFFERENCES | |
SU484629A1 (en) | Single Pulse Generator | |
SU481133A1 (en) | Current to pulse frequency converter | |
SU373864A1 (en) | 8SETTIMIZED i | |
SU467453A1 (en) | Clock Generator | |
SU377799A1 (en) | DEVICE FOR DETERMINATION OF DIFFERENCE OF FREQUENCIES OF TWO SEQUENCES OF PULSES | |
SU1735952A1 (en) | Shaft-code turning angle converter | |
SU472470A1 (en) | Device for generating clock pulses | |
SU426317A1 (en) | DC CONVERTER DURING PULSE DURATION | |
SU497718A1 (en) | Device for generating pseudo-random signals of complex structure | |
SU499654A1 (en) | Clock Generator | |
SU504298A1 (en) | Pulse shaper | |
SU372675A1 (en) | PULSE GENERATOR | |
JPS54141507A (en) | Phase synchronism circuit | |
SU711670A1 (en) | Arrangement for generating non-recurrent pulses | |
SU416835A1 (en) | ||
SU1181123A1 (en) | Sawtooth voltage generator | |
SU900458A1 (en) | Register | |
SU585513A1 (en) | Pseudorandom pulse train generator | |
SU515262A1 (en) | Single pulse shaper | |
SU839041A1 (en) | Frequency discriminator | |
SU429541A1 (en) | DEVICE FOR ISOLATION OF FREQUENCY-PULSE-MODULATED SIGNALS BACKGROUND TO PULSE INTERFERENCE | |
SU644031A2 (en) | Synchro pulse generator |