SU372675A1

SU372675A1 - PULSE GENERATOR

Info

Publication number: SU372675A1
Application number: SU1671052A
Authority: SU
Inventors: М. Ш. Насыров Е. А. Черн вский
Original assignee: Ленинградский ордена Ленина электротехнический институт имени В. И. Уль нова Ленина аИАЯ ттт
Priority date: 1971-06-21
Filing date: 1971-06-21
Publication date: 1973-03-01

Description

1one

Изобретение относитс к вычислительной технике и может быть использовано дл преобразовани двоичного кода в частоту.The invention relates to computing and can be used to convert a binary code into a frequency.

При построении комбинированных вычислительных устройств с дискретно-упра1вл .емыми параметрами, а также систем автоматического управлени возникает необходимость в схемной реализации преобразовани «двоичный код - частота .импульсов.When constructing combined computing devices with discrete-controlled parameters, as well as automatic control systems, there is a need for a circuit implementation of the conversion of a binary code to frequency impulses.

Известен генератор импульсов, содержащий формирователь, схемы «НЕ и цепь задержки. Этот генератор не позвол ет управл ть частотой импульсов в широком диапазоне посредством двоичного кода.Known pulse generator containing the driver, the circuit "NOT and the delay circuit. This generator does not allow control of the pulse frequency in a wide range by means of a binary code.

Предложенный генератор отличаетс от известного тем, что, с целью управлени частотой выходных импульсов с помощью двоичного кода и повышени точности его работы, цень задержки вынолнена в виде преобразователей код-емкость и код- сопротивление, причем выход первой схемы «НЕ через преобразователь код-емкость соединен со входом третьей схемы «НЕ, вход которой через преобразователь код-сопротивление подключен к выходу второй схемы «НЕ.The proposed generator differs from what is known in that, in order to control the frequency of the output pulses using a binary code and improve its accuracy, the delay value is implemented in the form of code-capacitance and code-impedance converters, the output of the first NOT through code-capacitor connected to the input of the third circuit “NOT, whose input through the code-impedance converter is connected to the output of the second circuit“ NOT.

На чертеже показан предложенный генератор импульсов.The drawing shows the proposed pulse generator.

Генератор держит замкнутую цепь из логических схем «НЕ - инверторов 1, 2 и 3, которые обеспечивают самовозбуждение генератора , формирователь 4 выходных импульсов, цель задержки имнульсов, поступающих, соответственно , от инвертора 1 к инвертору 2 и от инвертора 2 к инвертору 3. Цепь состоитThe generator keeps a closed circuit from the logical circuits "NOT - inverters 1, 2 and 3, which provide self-excitation of the generator, shaper 4 output pulses, the purpose of delaying the pulses coming, respectively, from inverter 1 to inverter 2 and from inverter 2 to inverter 3. Circuit composed

из преобразовател код-емкость 5 ,и преобразовател код-сопротивление 6.from the converter code-capacitance 5, and the converter code-resistor 6.

Преобразователь код-емкость 5 содержит набор двоично-взвещенных посто нных конденсаторов и ключи дл их коммутации в соответствии со значением двоичного кода.The code-capacitor converter 5 contains a set of binary constant capacitors and keys for switching them in accordance with the value of the binary code.

Дл компенсации нелинейности частотного диапазона импульсов, возникающей в генераторе , последовательно с резистором 7 подключен преобразователь код-сопротивление 6,To compensate for the nonlinearity of the frequency range of pulses that occur in the generator, a code-resistance converter 6 is connected in series with a resistor 7,

управл емый тем же кодом, что и преобразователь 5.controlled by the same code as the transducer 5.

Устройство работает следующим образом. В момент установки на входе инвертора / «низкого потенциала на его выходе устанавливаетс «высокий потенциал, который инвертируетс инвертором 2 и задерживаетс цепью, состо щей из преобразовател код- емкость 5 и резистора 7 и преобразовател код-сопротивление 6, после чего поступает наThe device works as follows. At the moment of installation at the input of the inverter / low potential, a high potential is established at its output, which is inverted by inverter 2 and delayed by a circuit consisting of a code-capacitor converter 5 and a resistor 7 and a code-resistance converter 6, after which it goes to

вход инвертора 3. С выхода инвертора 3 «высокий потенциал поступает на входы формировател 4 и инвертора / и т. д.the input of the inverter 3. From the output of the inverter 3 "high potential is fed to the inputs of the driver 4 and the inverter /, etc.

Таким образом, при изменении величины двоичного кода измен етс врем прохождени имнульсов между инверторами ), 2 и 3,Thus, as the binary code value changes, the time it takes for the impulses to pass between the inverters), 2 and 3,

что приводит к изменению частоты генерировани импульсов на выходе формировател 4.which leads to a change in the frequency of generation of pulses at the output of the driver 4.

Предмет изобретени Subject invention

Генератор импульсов, содержащий формирователь , схемы «НЕ и цепь задержки, отличающийс тем, что, с целью управлени частотой выходных имлульсов с помощью двоичного кода и повышени точности работы устройства , цепь задержки выполнена в виде преобразователей КОД-емкость и код-сопротивление , причем выход первой схемы «НЕ через преобразователь код-емкость соединен со входом третьей схемы «НЕ, вход которой через преобразователь код-сопротивление подключен к выходу второй схемы «НЕ.A pulse generator containing a driver, an NOT circuit and a delay circuit, characterized in that, in order to control the frequency of the output impulses with a binary code and improve the accuracy of the device, the delay circuit is made in the form of a COD-capacitance and code-resistance converters, the output the first circuit “NOT through the code-capacitor converter is connected to the input of the third circuit“ NOT, whose input through the code-impedance converter is connected to the output of the second circuit “NOT.

Iу 1 I 1

{ }J- |T}-czilS-tSГ-1{} J- | T} -czilS-tSГ-1