SU546107A1 - Analog Relay Converter - Google Patents

Analog Relay Converter

Info

Publication number
SU546107A1
SU546107A1 SU2037852A SU2037852A SU546107A1 SU 546107 A1 SU546107 A1 SU 546107A1 SU 2037852 A SU2037852 A SU 2037852A SU 2037852 A SU2037852 A SU 2037852A SU 546107 A1 SU546107 A1 SU 546107A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
flop
flip
circuit
Prior art date
Application number
SU2037852A
Other languages
Russian (ru)
Inventor
Анатолий Васильевич Ситников
Владимир Иванович Блинов
Original Assignee
Предприятие П/Я В-8337
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8337 filed Critical Предприятие П/Я В-8337
Priority to SU2037852A priority Critical patent/SU546107A1/en
Application granted granted Critical
Publication of SU546107A1 publication Critical patent/SU546107A1/en

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

вани  6, выходной триггер 7, генератор 8 временных интервалов, схему 9 заполнени  импульса генератора импульсамп частоты /.,., селектор 10 заднего фронта импульса генератора , селектор 11 переднего фронта импульса генератора, первый .промежуточный триггер J2, схему «запрет 13, второй промежуточный триггер 14.6, output trigger 7, generator 8 time intervals, circuit 9 for filling a pulse of a frequency pulse generator /.,., selector 10 of a back edge of a generator pulse, selector 11 of a leading edge of a generator pulse, first. intermediate trigger J2, prohibition 13, second intermediate trigger 14.

Преобразователь работает следуюгцим образом .The converter works in the following way.

При достижении входным еигналом значени  уровн  порога срабатывани  или уровн  порога отпускани  соответствующий фиксатор выдает импульсный сигнал либо на вход S выходного 5-триггера, либо на третий вход схемы стробировани  (вход 5 первого промежуточного 5-триггера).When the input signal reaches the trigger threshold level or the release threshold level, the corresponding latch outputs a pulse signal either to the input S of the output 5-flip-flop or to the third input of the gating circuit (input 5 of the first intermediate 5-flip-flop).

Схема етробировани  в исходном состо нии , когда импульс на третьем входе ее отсутствует , пропускает сигнал «исходное с выхода селектора заднего фронта импульеа генератора временных иитервалов через схему «запрет и второй промежуточный 5триггер на вход R выходного У 5-трИ|Ггера. При этом сигнал с выхода селе-ктора переднего фронта импульса (третий выход схемы синхронизации) поступает на второй вход схемы етробировани  и устанавливает первый промежуточный 5-триггер в состо ние, когда на запрещающем входе схемы «затрет сигнал отсутствует.In the initial state, when the pulse at the third input is absent, the etrobing scheme passes the signal “initial from the output of the rear edge selector pulse to the generator of time and intervalals” through the “inhibit” circuit and the second intermediate 5thrigger to the output R of the output 5-thru | Gger. At the same time, the signal from the output of the selector of the leading edge of the pulse (the third output of the synchronization circuit) is fed to the second input of the testing circuit and sets the first intermediate 5-trigger to the state where the signal is absent at the inhibitory input of the circuit.

При по влении на выходе фиксатора уровн  порога отпускани  (третий вход ехемы стробнровани ) сигнала в виде логической «1, последний подаетс  одновременно на вход S первого промежуточного S-триггера и на вход R второго промежуточного RSтриггера . Первый триггер при срабатывании создает на запрсш ающем входе схемы «запрет сигнал в виде высокого уровн  и тем самььм запрещает прохонсдение сигнала «исходное на второй промежуточный 5-триггер. Второй промежуточный S -триггер при срабатывании создает на входе R выходного / 5-триггера (выход схемы етробировани ) сигнал в виде низкого уровн  (логический «О), т. е. выходной 5-триггер при этом состо ние не мен ет.When a release threshold is released at the output of the latch (third input of the stubbing), the signal is in the form of a logical "1", the latter is simultaneously fed to the input S of the first intermediate S-flip-flop and to the input R of the second intermediate RS-trigger. The first trigger, when triggered, creates at the requesting input of the circuit “prohibition of the signal in the form of a high level and, thus, it prohibits the transmission of the signal“ initial to the second intermediate 5-trigger. The second intermediate S-trigger, when triggered, creates at the input R of the output / 5-flip-flop (output of the testing circuit) a signal in the form of a low level (logical "O), i.e., the output 5-flip-flop does not change in this state.

В работе преобразовател  можно выделить четыре наиболее характерных режима:The converter can be divided into four most characteristic modes:

1-ый релсИ|М, когда входной сигнал либо отсутствует, либо он меньше уровн  порога отпускани  (исходное состо ние);1st release | M, when the input signal is either absent or it is less than the level of the release threshold (initial state);

2-ой режим, когда входной сигнал при нарастании от нулевого значени  достигает уровн  порога отпускани , затем превосходит его, но остаетс  меньше уровн  порога ерабатыпани ;The 2nd mode, when the input signal rises to the level of the release threshold when rising from a zero value, then exceeds it, but remains lower than the operating threshold;

3-пй режим, когда входной сигнал превышает значение уровн  порога срабатываии ;3-nd mode, when the input signal exceeds the threshold level;

4-ый режим, когда входной сигнал при спадении от максимального значени  стремитс  к значению уровн  порога отпускани , но не достигает его.The 4th mode, when the input signal decreases from the maximum value to the value of the release threshold level, but does not reach it.

|При подаче на вход частотно-импульсного модул тора сигнала посто нного тока на соответствующем входе схемы «П по вл етс  сигнал в виде им1пульсов с частотой следовани , завис щей от величииы сигнала. Одновременно с выхода генератора временных интервалов на второй вход схемы «И л на входWhen a pulse-frequency modulator is applied to the input of a direct current signal at the corresponding input of the "P" circuit, a signal appears in the form of pulses with a frequency dependent on the magnitude of the signal. Simultaneously from the output of the generator of time intervals to the second input of the scheme

селектора заднего фронта и.мнульса генератора временных интервалов подаютс  импульсы , калиброва1нные по длительности. При этом с выхода схемь «П на вход счетчика подаетс  сигнал в виде начек импульеов, частота следовани  и продолжительность которых определ етс  соответственно частотой сле1довани  и длительностью импульсов генератора временных интервалов, а чиело нмпульсов пачКи определ етс  частотой /д., котора  в свою очередь зависит от величины входного сигнала ( работе преобразовател  в первом режиме на выходах фиксатора уровн  порога срабатЪшани  и фиксатора уровн  порогаThe back edge selector and the pulse generator of the time intervals are given pulses calibrated in duration. At the same time, from the output of the circuit "P" to the input of the counter, a signal is given in the form of pulse pulses, the following frequency and the duration of which are determined, respectively, by the follow-up frequency and the pulse duration of the time interval generator, and the number of pulses of the packet pulse is determined by the frequency / d. on the size of the input signal (operation of the converter in the first mode at the outputs of the latch of the threshold of operation and latch of the threshold

отпускани  имеют место сигналы в виде низкого уровн  (логический «О), поэтому сигнал «исходное в виде логической «1 с выхода селектора заднего фронта импульсов генератора временных интервалов через схему «запрет поступает на вход S второго промежуточного 5-триггера, который срабатывает и выдает сигнал в виде логической «1 на вход R основного 5-триггера, чему соответствует выходной сигнал в виде уровн .releasing signals are in the form of a low level (logical "O), so the signal" initial as logical "1 from the output of the selector of the falling edge of impulses of the time interval generator through the" prohibition "circuit goes to input S of the second intermediate 5 flip-flop that triggers and gives a signal in the form of a logical "1 to the input R of the main 5-flip-flop, which corresponds to an output signal in the form of a level.

При нарастании входного сигнала на выходе фиксатора уровн  порога отпускани  по вл етс  импульсный сигнал в виде логической «1, который заПрещает прохождениеWhen the input signal rises at the output of the latch of the release threshold level, a pulse signal appears in the form of a logical "1, which prohibits the passage of

сигнала «исходное, но не измен ет состо ние второго промежуточного 5-триггера и вы.ходного / 5-триггера.the " initial, but does not change the state of the second intermediate 5-flip-flop and the output / 5-flip-flop.

При дальнейшем нарастании входного сигнала имеют место импульсные сигналыWith a further increase in the input signal there are pulsed signals

как на выходе фиксатора уровн  порога отнускани , так и на выходе фиксатора уровн  порога отиускани , так и на выходе фиксатора уровн  порога срабатывани . В этом случае сигнал на выходе первого промежуточного 7 5-триггера остаетс  в виде логической «1, сигнал на выходе второго промежуточного 5-триггера в виде логического «О, а сигиал с выхода фиксатора уровн  порога срабатывани  в виде логической «Ь измен етboth at the output of the latch of the threshold of the threshold, and at the output of the latch of the release threshold level, and at the output of the latch of the level of the trigger threshold. In this case, the signal at the output of the first intermediate 7 5-flip-flop remains in the form of a logical "1", the signal at the output of the second intermediate 5-flip-flop in the form of a logical "O, and the signal from the output of the latch of the trigger threshold in the form of a logical" b changes

состо ние выходиого 5-три1тера таким образом , что на его выходе по вл етс  высокий уровень.output state of 5-trilitera such that a high level appears at its output.

При спадании входного сигнала до значени  отп  ч сигнал на выходеWhen the input signal drops to the value of the output signal

фиксатора уровн  порога срабатывани  принимает значение логического «О, но поскольку на обоих входах выходного / 5-триггера имеет место логический «О, его состо ние не измен етс . Таким образом, несмотр  наthe latch of the trigger threshold takes the logical value "O, but since both inputs of the output / 5 flip-flop have a logical" O, its state does not change. Thus, despite

равенство входных сигналов и идентичностьinput equality and identity

состо ний выходной сигнал имеет противоположные состо ни , так как входной сигнал находитс  в области гистерезиса.states, the output signal has opposite states, since the input signal is in the hysteresis region.

Claims (2)

1. Аналого-релейный преобразователь дл  преобразовани , например, напр жени  или частоты в релейный сигнал, содержащий фиксатор уровн  порога срабатывани , отличающийс  тем, что, с целью повыщени  точности преобразовани , в него введены частотно-импульсный модул тор, вход которого подключен к источнику входного сигнала, схема синхронизации, счетчик, фиксатор уровн  порога отпускани , схема стробировани  и выходной 7 5-триггер, причем выход частотноимлульсного модул тора подключен к входу схемы синхронизации, один из выходов которой подключен к счетному входу счетчика, второй-к входу «сброс счетчика и к первому входу схемы стробировани , третий - к второму входу схемы стробировани , входы фиксатора уровн  порога срабатывани  и фиксатора уровн  /порога отпускани  подключены к соответствующил разр дам счетчика.1. Analog-relay converter for converting, for example, voltage or frequency into a relay signal containing a trigger level trigger, characterized in that, in order to increase the conversion accuracy, a pulse-frequency modulator is inputted to it, the input of which is connected to the source input signal, timing circuit, counter, latching release level lock, gating circuit and output 7 5-flip-flop, and the output of the frequency-pulse modulator is connected to the input of the timing circuit, one of the outputs of which It is connected to the counter input of the counter, the second is connected to the reset of the counter and to the first input of the gating circuit, the third is connected to the second input of the gating circuit, the latch inputs of the trigger threshold and latch release threshold are connected to the corresponding counter bits. выход фиксатора уровн  порога срабатывани  подключен к входу S выходного 5-триггера , а выход фик;сатора уровн  порога отпускани  - к третьему входу схемы стробировани , выход которой подключен к входу R выходного / 5-триггера.the output of the latching level of the trigger threshold is connected to the input S of the output 5-flip-flop, and the output of the fixture; the threshold level of the release threshold is connected to the third input of the gating circuit, the output of which is connected to the input R of the output / 5-flip-flop. 2. Преобразователь по п. 1, отличающийс  тем, что схема стробировани  содержит первый промежуточный / 5-триггер, схему «запрет и второй промежуточный Sтриггер , причем вход S первого промежуточного S-триггера соединен с входом R второго промежуточного 5-триггера и с третьим входом схемы стробировани , а выход - с за .прещаюЩИм входом схемы «запрет, информационный вход которой соединен с первым входом схемы стробировани , а выход которой - с входом S второго промежуточного 7 5-триггера, выход которого соединен с выходом схемы стробировани .2. The converter according to claim 1, characterized in that the gating circuit comprises a first intermediate / 5 flip-flop, a "prohibitory" circuit and a second intermediate S-trigger, the input S of the first intermediate S-flip-flop being connected to the input R of the second intermediate 5-flip-flop and a third the input of the gating circuit and the output with the prohibition input of the prohibition circuit, the information input of which is connected to the first input of the gating circuit, and the output of which is connected to the input S of the second intermediate 7 5 flip-flop, the output of which is connected to the output of the gating circuit. Источник инф&рмации, прин тый во внимание при экспертизе:Source of information taken into account in the examination: 1, Патент Великобритании № 1313917, 18.04.73, кл. НЗТ.1, Patent of Great Britain No. 1313917, 04/18/73, cl. NRT. S гS g lR 7lR 7
SU2037852A 1974-06-24 1974-06-24 Analog Relay Converter SU546107A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2037852A SU546107A1 (en) 1974-06-24 1974-06-24 Analog Relay Converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2037852A SU546107A1 (en) 1974-06-24 1974-06-24 Analog Relay Converter

Publications (1)

Publication Number Publication Date
SU546107A1 true SU546107A1 (en) 1977-02-05

Family

ID=48228136

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2037852A SU546107A1 (en) 1974-06-24 1974-06-24 Analog Relay Converter

Country Status (1)

Country Link
SU (1) SU546107A1 (en)

Similar Documents

Publication Publication Date Title
ES424341A1 (en) Signal duration sensing circuit
ES424344A1 (en) Pulse width sensing circuit
SU546107A1 (en) Analog Relay Converter
IE43734L (en) Transition indicator for two-level signal
GB2030745A (en) Digital frequency quadrupler
SU372675A1 (en) PULSE GENERATOR
SU815888A1 (en) Method of discriminating pulse signal
SU725040A1 (en) Pulse-phase converter
SU711673A1 (en) Pulse train selector
SU659987A1 (en) Digital phase meter
SU809068A1 (en) Automatic monitoring device
SU693538A1 (en) Time interval-to-code converter
SU508896A1 (en) Pulse Phase Detector
SU450186A2 (en) Pulse Frequency Multiplier
SU834936A1 (en) Repetition rate scaller with variable countdown
SU482880A1 (en) Pulse Length Converter
SU497718A1 (en) Device for generating pseudo-random signals of complex structure
SU628630A1 (en) Phase starting recurrent signal analyzer
SU630739A2 (en) Pulse duration selector
SU677100A1 (en) Pulsed time-coding converter
SU1143997A1 (en) Temperature difference meter
SU1372616A1 (en) Analog pulse counter
SU575771A2 (en) Voltage-to-code converter
SU809484A1 (en) Phase discriminator
SU418980A1 (en)