Claims (1)
Поставленна цель достигаетс тем; что в фазовом дискриминаторе, содержащем два формировател парафазных сигналов, входы которых вл ютс входами фазового дискриминатора , два триггера и три элемента И-НЕ, причем пр мые выходы формирователей парафазных сигналов соединены соответственно с первыми входами первого и второго элементов И-НЕ, инверсный выход первого формировател парафазных сигналов соединен со вторым входом второго элемента И-НЕ, а инверсный выход второго форS мировател парафазных сигналов со вторым входом первого элемента И-НЕ, при этом выходы первого и второго элементов И-НЕ соединены соответственно с первыми входами тригеров , вторые входы триггеров объединены и соединены с выходом третьего элемента И-НЕ, входы которого соединены соответственно с инверсными выходами формирователей парафазных сигналов, причем инверсный выход первого триггера соединен с третьим входом второго элемента И-НЕ, инверсный шлход второго триггера соединен с третьим входом первого элемента И-НЕ, инверсный выход второго триггера соединен с третьим входом первого элемента И-НЕ, а вых pfj. первого и второго элементов И-НЕ вл ютс выходами фазового дискриминатора . На чертеже дана структурна элек трическа схема предлагаемого уст- ройства. Дискриминатор содержит формирова тели 1 и 2 парафаэных сигналов,триг геры 3 и 4 и элементы И-НЕ 5, 6 и 7 Фазовый дискриминатор работает следуклцим образом. Выходньги) сигналом элемента И-НЕ 7тригге1йл 3 и 4 периодически устанавливаютс в нулевое состо ние. При этом на их инверсных выходах имеютс сигналы единичного уровн . 8зависимости от знака сдвига фаз между сигналами Х и Xj раньше по витс сигнал нулевого уровн или на выходе элемента И-НЕ 6 или на выходе элемента И-НЕ 5. В момент времени io по вл етс информационный сигнал нулевого уровн на выходе элемента И-НЕ 6. Одновременно он переводит триггер 3 в единичное сое то ние, который своим инверсным сигналом нулевого уровн не допускает выделени информационного сигн ла на выходе элемента И-НЕ 5 и переключени триггера 4. По окончании в момент времени t информационного сигнала на выходе элемента И-НЕ б триггер 3 остаетс в единичном сост нии до момента времени t. В этот момент по вл етс сигнал на выходе элемента И-НЕ 7 и возвращает триггер 3 (а дл триггера 4 подтверждае в исходное нулевое состо ние). Тригг ры 3 и 4 не участвуют в формировани выходного информационного сигнала, а лишь обеспечивают запирание сосед ней половины схемы с целью устранени по влени ложной информации на том выходе устройства, который не соответствует знаку измер емого фазового сдвига. При наличии внутренней несимметр длительностей полупериодов сигналов Х и Xj при одном знаке разности фаз на соответствующем выходе фазов го дискриминатора по вл ютс дополнительные импульсы, Но на том выходе устройства, где информационного сигнала быть не должно при заданном знаке фазового сдвига , он и не по вл етс Даже при наличии упом нутой внутренней несимметрии . Предлагаемый дискриминатор имеет простую схему, обеспечивает высокую точность работы. Формула изобретени Фазовый дискриминатор, содержащий два формировател парафазных сигналов , входы которых вл ютс входами фазового дискриминатора, два триггера и три элемента И-НЕ, причем : пр мые выходы формирователей парафазных сигналов соединены соответственно с первыми входами первого и второго элементов И-НЕ, инверсный выход первого формировател парафазных сигналов соединен со вторым входом второго элемента И-НЕ, а инверсный выход второго формировател парафазных сигналов - со вторым входом первого элемента И-НЕ, при этом выходы первого и второго элементов И-НЕ соединены соответственно с первыми входами триггеров, отличающийс тем, что, с целью упрощени фазового дискриминатора и повышени его надежности,вторые входы триггеров объединены и соединены с выходом третьего элемента И-НЕ, входы которого соединены соответственно с инверсными входами формирователей парафазных сигналов, причем ин версный выход первого триггера соединен с третьим входом второго элемента И-НЕ., инверсный выход второго триггера соединен с третьим входом первого элемента И-НЕ, а выходы первого и второго элементов И-НЕ вл ютс выходами фазового дискриминатора . Источники информации, прин тые во внимание при экспертизе 1. Патент США, fP 3986128, кл.Н 03 D 13/00, 12.10.76 (прототип).The goal is achieved by that; that in the phase discriminator containing two paraphase signal formers whose inputs are the inputs of the phase discriminator, two flip-flops and three AND-NOT elements, and the direct outputs of the paraphase-formers are connected to the first inputs of the first and second AND-NOT elements, the inverse output the first paraphase signal generator is connected to the second input of the second NAND element, and the inverse output of the second forS paraphase signal generator with the second input of the first NAND element, while the outputs of the first and The second elements AND-NOT are connected respectively to the first inputs of the triggers, the second inputs of the triggers are combined and connected to the output of the third element AND-NOT, the inputs of which are connected respectively to the inverse outputs of the formers of the paraphase signals, and the inverse output of the first trigger I- NOT, the inverse gateway of the second trigger is connected to the third input of the first NAND element, the inverse output of the second trigger is connected to the third input of the first AND-NE element, and the output pfj. the first and second AND elements are NOT the outputs of the phase discriminator. The drawing shows the structural electrical circuit of the proposed device. The discriminator contains the formers 1 and 2 of para-phaen signals, the triggers 3 and 4 and the elements AND-NOT 5, 6 and 7 The phase discriminator works in the following way. The outputs by the signal of the NE-NE signal 3 and 4 are periodically set to the zero state. At the same time, on their inverse outputs there are unit level signals. 8 depending on the sign of the phase shift between signals X and Xj, the signal of the zero level either at the output of the NAND element 6 or at the output of the NAND element is earlier. At the moment of time io a zero level information signal appears at the output of the NAND element. 6. At the same time, it translates the trigger 3 into a single connection, which by its inverse zero signal prevents the selection of an information signal at the output of the AND-HE element 5 and switching of the trigger 4. At the end at the time t of the information signal at the output of the AND- NOT used trigger 3 staets in a single state until the time t. At this moment, a signal appears at the output of the element AND-HE 7 and returns trigger 3 (and for trigger 4 confirms to the initial zero state). Triggers 3 and 4 do not participate in the formation of the output information signal, but only ensure the locking of the neighboring half of the circuit in order to eliminate the appearance of false information at the output of the device that does not correspond to the sign of the measured phase shift. If there is an internal asymmetry of the half-period durations of the X and Xj signals, at the same sign of the phase difference, additional pulses appear at the corresponding output of the discriminator; But at the output of the device, where there should be no information signal for a given sign of the phase shift, Even with the aforementioned internal asymmetry. The proposed discriminator has a simple scheme that provides high accuracy. The invention The phase discriminator, which contains two paraphase signal formers, whose inputs are the inputs of the phase discriminator, two triggers and three AND-NOT elements, and: the direct outputs of the paraphase signal formers are connected respectively with the first inputs of the first and second elements AND-NOT, inverse the output of the first paraphase signal generator is connected to the second input of the second NAND element, and the inverse output of the second paraphase signal generator is connected to the second input of the first NAND element, while the outputs of the first and second elements AND-NOT are connected respectively to the first inputs of the triggers, characterized in that, in order to simplify the phase discriminator and increase its reliability, the second inputs of the triggers are combined and connected to the output of the third element AND-NOT, the inputs of which are connected respectively to inverse inputs of paraphase shapers, with the inverse output of the first trigger connected to the third input of the second NAND. element, the inverse output of the second trigger connected to the third input of the first NAND element, outputs of the first and second AND-NO elements are the outputs of the phase discriminator. Sources of information taken into account in the examination 1. US patent, fP 3986128, cl. H 03 D 13/00, 12.10.76 (prototype).
XiXi
ВЫХ. гEXIT g
L.L.