Claims (2)
(54) Работает счетчик следующим образом. В режиме сложени или вычитани на ши 3 и 4 поддерживаютс противоположные Ьигналы, в соответствии с которыми импульсы с пр мого и инверсного выходов Ka дого триггера поступают через элементы зи на счетный вход следующего триггера, При изменении сигнала на входе peBej a сигналы на выходе и входе элемента задержки 8 некоторое противоположны,-и -на выходе элемента несовпадени 7 оказываетс импульс, запускающий формирователь 6. Сигнал с формировател запрещает nepetрцлючение всех триггеров, .кроме первого, ра врем длительности импульса, сформиро ванного формирователем. После этого изме й ютсЕ сигналы на шинах реверса 3 и 4 и перэхлючаютс элементы св зи 2 и 2, Еслк .длительность сформированного формирователем Б импульса больше суммы эре- . .мени задержки элемента задержки 9 и времени хракени информации в инерционных элементах триггеров, состо ние счетчика при реверсе :не измен етс . Таким образом, в реверсивном счетчике предотвращаютс ложные срабатывани при изменении сигналов на шинах реверса. Формула изобретени Реверсивный счетчик, содержащий Т-.триг геры с внутренней задержкой на разностных элементах, причем выходы ках ого триггера через элемент св зи соединены со входом следующего, а управл ющие входы элементов св зи соединены с шинамЬ сложени и вычитани , шины сложени и; вычитани соединены через инвертор, о т л ичающийс тем, что, с целью предотвращени ложного переключени триггеров) при реверсе, в него дополнительно введе. -формирователь импульсов, элемент несовпа .дени и элемент задержки, причем логические входы всех триггеров, кроме первого, соединены с выходом формировател импульсов, вход формировател импульсов соединен с вьгхо ,дом элемента несовпадени , входы элемен4 та несовпадени соединены со входом и с выходом элемента задержки, вхой элемента задержки соединен во вхоДс м ре4 верса, а выход элемента задержки - с одной из шин реверса. Источники И1{форма1ши, прин51тые во внимание привэкспертнзе : 1. Патент США № 3745372, ,307-222, 1974. (54) The counter works as follows. In addition or subtraction mode on shells 3 and 4, opposite b signals are supported, according to which the pulses from the direct and inverse outputs of each trigger trigger through the z elements to the count input of the next trigger. When the signal on input peBej a changes, the output and input signals the delay element 8 is some opposite, and on the output of the mismatch element 7 there is an impulse that triggers the driver 6. The signal from the driver prevents the automatic termination of all triggers, except the first one, the pulse duration time about vannogo shaper. After that, the signals on the buses of reverse 3 and 4 are measured and the elements of communication 2 and 2 are transferred, the duration of the pulse generated by the former B is greater than the sum era-. The names of the delay of the delay element 9 and the time of information hacking in the inertial elements of the triggers, the state of the counter when reversed: does not change. Thus, in a reversible counter, false alarms are prevented when signals on the reverse buses change. Claims of the invention A reversible counter containing T-triggers with an internal delay on the difference elements, where the outputs of the trigger through the communication element are connected to the input of the next, and the control inputs of the communication elements are connected to the addition and subtraction buses, the addition bus and; The subtractions are connected via an inverter, which is tactile in that, in order to prevent false switching of the flip-flops, when reversed, it is additionally entered into it. pulse generator, mismatch element and delay element, the logic inputs of all the triggers, except the first, are connected to the output of the pulse former, the input of the pulse former is connected to vyho, the house of the mismatch element, the inputs of the mismatch element are connected to the input and to the output of the delay element In the case of a delay element, it is connected to the input and a reverse link, and the output of the delay element is connected to one of the reverse buses. Sources I1 {form1, taken into account by experts: 1. US Patent No. 3745372, 307-222, 1974.
2. Акц. за вка Великобритании 1321030,} jkл.G:4A, 1973 (прототип).2. Akts. UK 1321030,} jkl.G: 4A, 1973 (prototype).