SU723556A1 - Information input arrangement - Google Patents
Information input arrangement Download PDFInfo
- Publication number
- SU723556A1 SU723556A1 SU782587856A SU2587856A SU723556A1 SU 723556 A1 SU723556 A1 SU 723556A1 SU 782587856 A SU782587856 A SU 782587856A SU 2587856 A SU2587856 A SU 2587856A SU 723556 A1 SU723556 A1 SU 723556A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- register
- elements
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
Description
Изобретение относится к вычислительной технике и предназначено для ввода информации.The invention relates to computer technology and is intended to enter information.
Известно устройство для ввода информации, содержащее логические элементы, генератор импульсов, счетчик, мультиплексор, регистр [1).A device for entering information containing logic elements, a pulse generator, counter, multiplexer, register [1).
Недостаток устройства — низкая достоверность вводимой информации.The disadvantage of this device is the low reliability of the input information.
Наиболее близким техническим решением к данному изобретению является устройство для ввода информации, содержащее коммутационные^ элементы, соединенные с первыми входами, элементов И группы, последовательно соединенные первый регистр, шифратор И второй регистр, выходы элементов И группы подключены к одним входам первого регистра, генератор импуль-|5 сов, выход которого соединен с распределителем импульсов [2].The closest technical solution to this invention is an information input device containing switching elements connected to the first inputs, elements AND groups connected in series to the first register, the encoder AND second register, the outputs of the elements and groups connected to one input of the first register, the pulse generator - | 5 owls, the output of which is connected to the pulse distributor [2].
Недостаток устройства - низкая достоверность вводимой информации.The disadvantage of this device is the low reliability of the input information.
Цель изобретения — повышение достоверности вводимой информации.The purpose of the invention is to increase the reliability of the input information.
Цель достигается тем, что устройство содержит последовательно соединенные элемент И-НЕ, первый элемент И и первый триггер, второй триггер, второй и третий элементы И, третий триггер, первый вход которого соединен с вторыми входами, элементов И группы и первым выходом распределителя импульсов, второй вход — с другим входом первого регистра и вторым выходом распределителя импульсов, третий выход которого подключен к первому входу второго элемента И, четвертый выход — к первому входу третьего элемента И, второй вход которого соединен с выходом первого триггера и вторым входом второго элемента И, выход - с первым входом второго триггера, второй вход которого подключен к выходу элемента И—НЕ, первому входу первого элемента И и первому входу первого триггера, выход — к второму входу первого элемента И, третий вход которого соединен с выходом третьего триггера, выход - с вторым входом первого триггера, входы элемента И—НЕ, подключены к выходам шифратора, выход второго элемента И соединен с другим входом второго регистра.The goal is achieved in that the device contains series-connected AND-NOT element, the first AND element and the first trigger, the second trigger, the second and third AND elements, the third trigger, the first input of which is connected to the second inputs of the AND elements and the first output of the pulse distributor, the second input - with another input of the first register and the second output of the pulse distributor, the third output of which is connected to the first input of the second element And, the fourth output - to the first input of the third element And, the second input of which is connected to the output ohm of the first trigger and the second input of the second AND element, the output is with the first input of the second trigger, the second input of which is connected to the output of the AND element, the first input of the first AND element and the first input of the first trigger, the output is to the second input of the first AND element, the third the input of which is connected to the output of the third trigger, the output - with the second input of the first trigger, the inputs of the AND element are NOT connected to the outputs of the encoder, the output of the second element AND is connected to another input of the second register.
На чертеже представлена блок-схема устройства.The drawing shows a block diagram of a device.
Устройство содержит коммутационные элементы 1, группу элементов И-2, первый регистр 3, шифратор 4, второй регистр 5, элемент И—НЕ 6, первый элемент И 7, первый триггер 8, второй элемент И 9, третий элемент 5 И 10, третий триггер 11, второй триггер 12, генератор импульсов 13, распределитель импульсов 14.The device contains switching elements 1, a group of elements I-2, the first register 3, the encoder 4, the second register 5, the element AND — NOT 6, the first element AND 7, the first trigger 8, the second element AND 9, the third element 5 AND 10, the third trigger 11, second trigger 12, pulse generator 13, pulse distributor 14.
Устройство работает следующим образом.The device operates as follows.
В исходном состоянии, когда все коммута- 10 ционные элементы 1 выключены, с выхода генератора 13 импульсов на вход распределителя 14 импульсов поступают импульсы, которые с выхода последнего как последовательность импульсов Т 1 поступают на входы элементов 15 И 2 группы. Далее указанные импульсы поступают на входы установки логической единицы триггеров первого регистра 3, на другие входы которого поступают импульсы последовательности Т2 с распределителя 14 импульсов. На 20 выходах первого регистра 3 присутствуют им- . пульсы, которые поступают на вход шифратора 4. В результате откроется элемент И-НЕ 6. При этом с выхода последнего инвертированные импульсы поступают на вход первого эле- 25 мента И 7. на другие входы которого поступают импульсы с выхода третьего триггера 11 и логическая ”1” с инверсного выхода второго триггера 12. На выходе первого элемента И 7 формируется сигнал логического ”0”. 30In the initial state, when all switching elements 1 are switched off, pulses are received from the output of the 13 pulse generator to the input of the pulse distributor 14, which from the output of the latter, as a sequence of pulses T 1, go to the inputs of the elements 15 and 2 of the group. Further, these pulses are fed to the installation inputs of the logical unit of triggers of the first register 3, the other inputs of which are pulses of the sequence T2 from the distributor 14 pulses. At 20 outputs of the first register 3 are present im-. pulses that go to the input of encoder 4. As a result, the NAND 6. element opens. In this case, the inverted pulses go to the input of the first element And 7 from the output of the last one. Pulses from the output of the third trigger 11 go to the other inputs ” 1 ”from the inverse output of the second trigger 12. At the output of the first AND element 7, a logical“ 0 ”signal is generated. thirty
При включении коммутационного элемента 1 на выходе соответствующего элемента И 2 группы пропадают импульсы. В результате отсутствуют импульсы с выходов первого регистра 3 и шифратор 4. Это приводит к открытию элемен- 35 та И-НЕ 6. При этом из последнего формируется уровень логической ”1”. В результате происходит выделение на выходе первого элемента И 7 импульса, обеспечивающего срабатывание первого триггера 8. При этом открываются 40 второй и третий элементы И 9 и И 10. Импульс последовательности Т 3 проходит через второй элемент И 9 и разрешает занесение кода во второй регистр 5. Импульс последовательности Т 4 проходит через третий элемент И 10 и устанавливает второй триггер 12 в состояние логической ”1”. Первый элемент И 7 закрывается по соответствующему входу.When you turn on the switching element 1 at the output of the corresponding element And 2 groups, the pulses disappear. As a result, there are no pulses from the outputs of the first register 3 and encoder 4. This leads to the opening of the element 35 AND NOT 6. At the same time, the logical “1” level is formed from the latter. The result is a selection output of the first AND gate pulse 7 providing triggering the first flip-flop 8. In this opening 40 the second and third AND gates 9 and 10. And pulse sequence T 3 passes through a second AND element 9 and allows entry into the second code register 5 The pulse of the sequence T 4 passes through the third element And 10 and sets the second trigger 12 in the logical state “1”. The first element And 7 is closed at the corresponding input.
После выключения коммутационного элемента 1 импульсы на выходе элемента И-НЕ 6 восстанавливаются. Первый триггер 8 и второй триггер 12 устанавливаются в состояние логического ”0”.After switching off the switching element 1, the pulses at the output of the AND-NOT 6 element are restored. The first trigger 8 and the second trigger 12 are set to a logical “0” state.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782587856A SU723556A1 (en) | 1978-03-03 | 1978-03-03 | Information input arrangement |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782587856A SU723556A1 (en) | 1978-03-03 | 1978-03-03 | Information input arrangement |
Publications (1)
Publication Number | Publication Date |
---|---|
SU723556A1 true SU723556A1 (en) | 1980-03-25 |
Family
ID=20752432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782587856A SU723556A1 (en) | 1978-03-03 | 1978-03-03 | Information input arrangement |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU723556A1 (en) |
-
1978
- 1978-03-03 SU SU782587856A patent/SU723556A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU723556A1 (en) | Information input arrangement | |
SU824178A1 (en) | Random event flow generator | |
SU1665513A1 (en) | Pulse sequence converter | |
SU853814A1 (en) | Device for monitoring pulse distributor | |
SU1195428A1 (en) | Device for generating pulse trains | |
US2957075A (en) | Pulse checking circuits | |
SU576662A1 (en) | Divider by 7 | |
SU507944A1 (en) | Pulse counting counter | |
SU1732339A1 (en) | Information input device | |
SU1637010A1 (en) | Device for time separation of pulse signals | |
SU387524A1 (en) | PULSE DISTRIBUTOR | |
SU643870A1 (en) | Parallel-action arithmetic device | |
SU1022149A2 (en) | Device for comparing numbers | |
SU534875A1 (en) | Reversible counter | |
SU598100A1 (en) | Indication arrangement | |
SU678672A1 (en) | Retunable frequency divider | |
SU647832A1 (en) | Three-phase inverter control arrangement | |
SU482899A1 (en) | Divider by 5 | |
SU834874A2 (en) | Time interval shaper | |
SU752811A1 (en) | Counter checking device | |
SU474004A1 (en) | Device for dividing binary numbers | |
SU1208548A1 (en) | Information input device | |
SU725209A1 (en) | Pulse shaper | |
SU987613A1 (en) | Information input device | |
SU568203A1 (en) | Duscrete signal regenerator |