SU402014A1 - SIGNAL GENERATOR - Google Patents
SIGNAL GENERATORInfo
- Publication number
- SU402014A1 SU402014A1 SU1731385A SU1731385A SU402014A1 SU 402014 A1 SU402014 A1 SU 402014A1 SU 1731385 A SU1731385 A SU 1731385A SU 1731385 A SU1731385 A SU 1731385A SU 402014 A1 SU402014 A1 SU 402014A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- signal generator
- comparison circuit
- signal
- Prior art date
Links
Landscapes
- Apparatus Associated With Microorganisms And Enzymes (AREA)
Description
1one
Изобретение относитс к устройствам моделировани (формировани ) последовательностей сигналов, может быть использовано в технике, биологии, медицине и т. д.The invention relates to devices for modeling (shaping) signal sequences, can be used in engineering, biology, medicine, etc.
Известны генераторы сигналов, содержащие источник функционально св занных сигналов с двум выходами, один из которых соединен с первой ключевой запоминающей чейкой, схему сравнени , вторую ключевую запоминающую чейку и блок управлени .Signal generators are known that contain a source of functionally related signals with two outputs, one of which is connected to the first key storage cell, a comparison circuit, a second key storage cell, and a control unit.
Эти устройства не формируют последовательности сигналов, дискретные значени которых св заны заданной иерархической функциональной зависимостью.These devices do not form sequences of signals whose discrete values are associated with a given hierarchical functional relationship.
Цель изобретени - расщирение функциональных возможностей устройства.The purpose of the invention is to extend the functionality of the device.
Предлагаемый генератор отличаетс тем, что второй выход источника функционально св занных сигналов соединен с первым входом схемы сравнени , ее выход - со вторым входом, первой ключевой запоминающей чейки; выход этой чейки соединен со входом блока управлени и первым входом второй ключевой запоминающей чейки; выход блока управлени подключен ко второму ее входу, ее выход соединен со вторым входом схемы сравнени .The proposed generator is characterized in that the second output of the source of functionally connected signals is connected to the first input of the comparison circuit, its output to the second input of the first key storage cell; the output of this cell is connected to the input of the control unit and the first input of the second key memory cell; the output of the control unit is connected to its second input, its output is connected to the second input of the comparison circuit.
На чертеже представлена блок-схема устройства .The drawing shows the block diagram of the device.
Второй выход источника функционально св занных сигналов 1 соединен с первым входом схемы сравнени 2, выход которой соединен со вторым входом первой ключевой запоминающей чейки 3. Выход этой чейки соединен с первым входом второй ключевой запоминающей чейки 4 и входом блока управлени 5. Кроме того, выход блока управлени соединен со вторым входом второй ключевойThe second output of the source of the functionally connected signals 1 is connected to the first input of the comparison circuit 2, the output of which is connected to the second input of the first key memory cell 3. The output of this cell is connected to the first input of the second key memory cell 4 and the input of the control unit 5. In addition, the output the control unit is connected to the second input of the second key
запоминающей чейки, выход которой соединен со вторым входом схемы сравнени 2 и выходом устройства.storage cell, the output of which is connected to the second input of the comparison circuit 2 and the output of the device.
В источнике функционально св занных сигналов 1 формируютс сигналы y(t) и x(t).In the source of the functionally related signals 1, the signals y (t) and x (t) are formed.
Первый из них подаетс с нервого выхода источника 1 на первый вход первой ключевой запоминающей чейки 3, а второй - со второго его выхода на первый вход схемы сравнени 2. При этом на выходе второй ключевойThe first one is fed from the nerve output of source 1 to the first input of the first key storage cell 3, and the second from its second output to the first input of the comparison circuit 2. At the output of the second key
запоминающей чейки 4 поддерживаетс напр жение , равное сигналу Xi из области возможных значений сигнала X, которое подаетс на второй вход схемы сравнени 2 и на выход устройства.the storage cell 4 is maintained at a voltage equal to the signal Xi from the range of possible values of the signal X, which is fed to the second input of the comparison circuit 2 and to the output of the device.
В моменты, когда сигнал Xi совнадает с сигналом x(t), схема сравнени посылает импульс на второй вход первой ключевой запоминающей чейки 3 и напр жение на ее выходе мен етс па значение второго сигнала вAt the moments when the signal Xi coincides with the signal x (t), the comparison circuit sends a pulse to the second input of the first key storage cell 3 and the voltage at its output changes by the value of the second signal in
эти моменты, т. е. 1 (1) на (2)these moments, i.e. 1 (1) to (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1731385A SU402014A1 (en) | 1971-12-30 | 1971-12-30 | SIGNAL GENERATOR |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1731385A SU402014A1 (en) | 1971-12-30 | 1971-12-30 | SIGNAL GENERATOR |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU402014A1 true SU402014A1 (en) | 1973-10-12 |
Family
ID=20498178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU1731385A SU402014A1 (en) | 1971-12-30 | 1971-12-30 | SIGNAL GENERATOR |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU402014A1 (en) |
-
1971
- 1971-12-30 SU SU1731385A patent/SU402014A1/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU402014A1 (en) | SIGNAL GENERATOR | |
| US3575608A (en) | Circuit for detecting a change in voltage level in either sense | |
| GB1291693A (en) | Clock pulse generator | |
| ES345578A1 (en) | Improvements in or relating to semiconductor devices | |
| CH556622A (en) | PULSE GENERATOR FOR GENERATING DIFFERENT OUTPUT PULSES AT SEVERAL OUTPUTS. | |
| GB1347776A (en) | Pulse charge to voltage converter | |
| SU813708A1 (en) | Pulse generator | |
| SU372675A1 (en) | PULSE GENERATOR | |
| SU559378A1 (en) | Pulse generator | |
| SU497718A1 (en) | Device for generating pseudo-random signals of complex structure | |
| SU457999A1 (en) | Device for calculating the partial derivative | |
| SU437195A1 (en) | Square pulse generator | |
| SU580633A1 (en) | Pulse shaper | |
| SU483778A1 (en) | Device with one steady state | |
| SU479244A1 (en) | Linear Pulse Frequency Converter | |
| SU411613A1 (en) | ||
| SU1674251A2 (en) | Programmer | |
| SU401952A1 (en) | DEVICE FOR COMPARING VOLTAGES | |
| SU682998A1 (en) | Square voltage puls shaper | |
| SU515262A1 (en) | Single pulse shaper | |
| SU610178A1 (en) | Shift register | |
| SU493905A1 (en) | Pulse current divider | |
| SU744526A1 (en) | Equilibrium code shaper | |
| SU532109A1 (en) | Device for setting functional converters | |
| SU453712A1 (en) | GENERATOR OF WALSH FUNCTIONS |