SU1478289A1

SU1478289A1 - Frequency comparator

Info

Publication number: SU1478289A1
Application number: SU874248275A
Authority: SU
Inventors: Владимир Николаевич Маркелов
Original assignee: Предприятие П/Я В-2572
Priority date: 1987-05-25
Filing date: 1987-05-25
Publication date: 1989-05-07

Abstract

Изобретение относитс к импульсной технике и может быть использовано в устройствах автоматики и св зи. Цель изобретени - повышение точности сравнени частот за счет уменьшени гистерезиса характеристики компаратора. Частотный компаратор содержит триггеры 1,2,5, элементы И 3,4 элемент 8 задержки. В компаратор введены формирователи 6,7 импульсов, элемент 9 задержки, формирователи 10,11 импульсов сброса. По срезам импульсов на выходе формировател 6 (7) Возвышает триггер в "О". При совпадении импульсов входных частот оба триггера сбрасываютс в "О" за счет задержки импульсов в формировател х 10 и 11. Погрешность сравнени периодов входных импульсов не больше длительности срабатывани триггеров 1,2. 1 з.п. ф-лы, 2 ил.The invention relates to a pulse technique and can be used in automation and communication devices. The purpose of the invention is to improve the frequency comparison accuracy by reducing the hysteresis of the comparator characteristic. The frequency comparator contains triggers 1,2,5, elements And 3,4 element 8 delay. Shapers of 6.7 pulses, delay element 9, shapers of 10.11 reset pulses are entered into the comparator. By pulse slices at the output of the shaper 6 (7) Raises the trigger in "O". When the pulses of the input frequencies coincide, both triggers are reset to "O" due to the delay of pulses in the generator 10 and 11. The error in comparing the periods of the input pulses is not more than the response time of the triggers 1.2. 1 hp f-ly, 2 ill.

Description

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и связи.The invention relates to a pulse technique and can be used in automation and communication devices.

Цель изобретения - повышение точности сравнения частот за счет уменьшения гистерезиса при сравнении импульсных последовательностей с близкими частотами.The purpose of the invention is to increase the accuracy of frequency comparison by reducing hysteresis when comparing pulse sequences with close frequencies.

На фиг.1 приведена структурная схема компаратора; на фиг.2 - формирователь импульсов сброса.Figure 1 shows the structural diagram of the comparator; figure 2 - driver reset pulses.

Частотный компаратор содержит первый и второй триггеры 1 и 2, первый и второй элементы И 3 и 4, третий триггер 5, первый и второй формирователи 6 и 7 импульсов, первый и второй элементы 8 и 9 задержки, первый и второй формирователи 10 и 11 импульсов сброса, первую и вторую входные шины 12 и 13 и выходную шину 14.The frequency comparator contains the first and second triggers 1 and 2, the first and second elements 3 and 4, the third trigger 5, the first and second pulse shapers 6 and 7, the first and second delay elements 8 and 9, the first and second pulse shapers 10 and 11 reset, the first and second input bus 12 and 13 and the output bus 14.

Прямые выходы первого и второго триггеров 1 и 2 соединены с первыми входами первого и второго элементов И 3 и 4 соответственно, выходы которых соединены с S- и R-входами третьего триггера 5, выход которого соединен с выходной шиной 14·. Входы первого и второго формирователей 6 и 7 соединены соответственно с первой и второй входными шинами 12 и 13, а выходы соединены с первыми входами первого и второго формирователей 10 и 11 соответственно, с вторыми входами второго и первого формирователей 11 и 10 соответственно, с объединенными С и. S-входами первого и второго триггеров 1 и 2 соответственно, а также через первый и второй элементы 8 и 9 с вторыми входами первого и второго элементов И 3 и 4 соответственно, третьи входы которых соединены с инверсными выходами второго и первого триггеров 2 и 1 соответственно, R-входы которых соединены с выходами второго и первого формирователей 11 и 10 соответственно.The direct outputs of the first and second triggers 1 and 2 are connected to the first inputs of the first and second elements And 3 and 4, respectively, the outputs of which are connected to the S- and R-inputs of the third trigger 5, the output of which is connected to the output bus 14 ·. The inputs of the first and second shapers 6 and 7 are connected respectively to the first and second input buses 12 and 13, and the outputs are connected to the first inputs of the first and second shapers 10 and 11, respectively, with the second inputs of the second and first shapers 11 and 10, respectively, with combined C and. S-inputs of the first and second triggers 1 and 2, respectively, and also through the first and second elements 8 and 9 with the second inputs of the first and second elements And 3 and 4, respectively, the third inputs of which are connected to the inverse outputs of the second and first triggers 2 and 1, respectively Whose R-inputs are connected to the outputs of the second and first formers 11 and 10, respectively.

.Каждый из формирователей 10 и 11 содержит последовательно соединенные инвертор 15 и элемент 2 ИЛИ-НЕ 16, второй вход и выход которого являются соответственно первым входом и выходом формирователя 10(11), а вход инвертора 15 является вторым входом формирователя 10(11).Each of the shapers 10 and 11 contains a series-connected inverter 15 and an OR-NOT 16 element 2, the second input and output of which are the first input and output of the shaper 10 (11), and the input of the inverter 15 is the second input of the shaper 10 (11).

Первый и второй формирователя 6 и 7 формируют импульсы, минимальная длительность которых определяется временами срабатывания формирователей и 11 и-триггеров 1 и 2, при этом минимальный период следования импульсов равен удвоенной длительности формируемых ймпульсов. Длительность задержки элементов 8 и 9 равна времени срабатывания триггеров 1 и 2.The first and second shapers 6 and 7 form pulses, the minimum duration of which is determined by the response times of the shapers and 11 i-triggers 1 and 2, while the minimum pulse repetition period is equal to twice the duration of the generated pulses. The delay time of elements 8 and 9 is equal to the response time of triggers 1 and 2.

Устройство работает следующим образом.The device operates as follows.

Импульс с выхода первого формирователя поступает на второй вход первого элемента И 3 через первый элемент 8 задержки, а также на С- и Ί-входы первого триггера 1, на второй вход второго формирователя 11, который устанавливает второй триггер 2 в нулевое состояние в стом случае, когда на первом входе второго формирователя 11 отсутствует импульс второй сравниваемой частоты с выхода второго формирователя 7. Это необходимо для того, чтобы при совпадающих импульсах сравниваемых частот организовать задержку прохождения импульса первой сравниваемой частоты для установки второго триггера 2 в нуль при наличии импульса на его Си 1-входах, устанавливающего этот триггер в единичное состояние. На спаде импульса первой частоты и при отсутствии импульса второй сравниваемой частоты на выходе первого триггера 1 устанавливается 1.The pulse from the output of the first driver is fed to the second input of the first element And 3 through the first delay element 8, as well as to the C- and Ί-inputs of the first trigger 1, to the second input of the second driver 11, which sets the second trigger 2 to zero state when at the first input of the second shaper 11 there is no pulse of the second compared frequency from the output of the second shaper 7. This is necessary in order to arrange the delay of the pulse of the first compared h with the matching pulses of the compared frequencies In order to set the second trigger 2 to zero in the presence of a pulse at its Cu 1 inputs, this trigger is set to a single state. At the decay of the pulse of the first frequency and in the absence of a pulse of the second compared frequency, the output of the first trigger 1 is set to 1.

Если после этого не последует импульс сброса в нуль первого триггера 1, следующий импульс первой сравни.ваемой частоты через первый элемент 8 поступает на второй вход первого элемента ИЗ, а так как первый триггер 1 находится в состоянии 1, а второй триггер 2 находится в состоянии О, поступает на S-вход третьего триггера 5.If after this there is no reset pulse to zero of the first trigger 1, the next pulse of the first compared frequency through the first element 8 is supplied to the second input of the first IZ element, and since the first trigger 1 is in state 1 and the second trigger 2 is in state Oh, goes to the S-input of the third trigger 5.

На выходе третьего триггера 5 установится 1, индицирующая превышение первой частоты над второй.The output of the third trigger 5 is set to 1, indicating the excess of the first frequency over the second.

Связь третьих входов элементов И 3 и 4 с инверсными выходами триггеров 2 и 1 предотвращает одновременное прохождение импульсов сравниваемых частот на S- и R-входы третьего триггера 5.The connection of the third inputs of the elements And 3 and 4 with the inverse outputs of the triggers 2 and 1 prevents the simultaneous passage of pulses of the compared frequencies to the S- and R-inputs of the third trigger 5.

При совпадающих по передним фронтам импульсах триггеры I и 2 переходят в состояние логического нуля благодаря задержке прохождения импульсов в формирователях 10 й 11, прохождение импульсов на третий триггер 5 становится невозможным, по3 этому он сохраняет предыдущее состояние .With pulses coinciding along the leading edges, triggers I and 2 become logical zero due to a delay in the passage of pulses in the formers 10 and 11, the passage of pulses to the third trigger 5 becomes impossible, therefore, it retains the previous state.

Таким образом, компарирование происходит при условии, что периоды $ сравниваемых частот отличаются не менее, чем на длительность срабатывания триггеров 1 и 2, в известном устройстве эта величина в два раза больше. Тем самым повышается точ- эд ность сравнения частот и уменьшается гистерезис характеристики компаратора.Thus, comparing occurs under the condition that the periods $ of the compared frequencies differ by no less than the duration of the triggers 1 and 2, in the known device this value is twice as large. Thus, the accuracy of frequency comparison increases and the hysteresis of the comparator characteristic decreases.

Claims

[claims of the invention

one . A frequency comparator containing the first and second triggers, the direct outputs of which are connected to the first inputs of the first and second elements 20 AND, respectively, the outputs of which are connected to the S- and R-inputs of the third trigger, the output of which is connected to the output bus, respectively, as well as the first element delays, about m - 25, characterized in that, in order to increase the accuracy of the comparison. frequencies, the second delay element is introduced into it, the first and second pulse shapers, the first and second βθ drivers of the reset pulses, and the inputs of the first and second pulse shapers are connected to the first and second input buses, respectively, and the outputs are connected to the first inputs of the first and the second reset pulse shaper, respectively, in addition, the output of the first pulse shaper is connected to the second input of the second reset pulse shaper, with the S and C inputs of the first trigger and through the first and - a second input of the first AND gate and the output of the second pulse generator coupled to a second input of the first reset pulse shaper, with the I and C-inputs of the second flip-flop and via a second delay element - to a second input of the second

- element And, the third inputs of the first and second elements And are connected to the inverse outputs of the second and first triggers, respectively, the R-inputs of which are connected to the outputs of the second and first.

2. The comparator according to claim 1, wherein the reset pulse generator comprises sequentially connected inverter and element 2 OR is NOT, the second input and output of which are respectively the first input and output of the reset pulse generator, the second input which is connected to the input of the inverter.