SU436343A1 - DEVICE FOR TRANSFORMING DECIMAL-BINARY NUMBERS INTO A TRINITY-BINARY CODE - Google Patents
DEVICE FOR TRANSFORMING DECIMAL-BINARY NUMBERS INTO A TRINITY-BINARY CODEInfo
- Publication number
- SU436343A1 SU436343A1 SU1822259A SU1822259A SU436343A1 SU 436343 A1 SU436343 A1 SU 436343A1 SU 1822259 A SU1822259 A SU 1822259A SU 1822259 A SU1822259 A SU 1822259A SU 436343 A1 SU436343 A1 SU 436343A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- binary
- decimal
- adder
- adders
- stage
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
1one
Изобретение относитс к области автоматики и вычислительной техники и предназначено дл преобразовани чисел.The invention relates to the field of automation and computer technology and is intended to convert numbers.
Известно устройство дл взаимных преобразований дес тично-двоичных и троично-двоичных чисел, состо щее из сумматоров и преобразователей дев тирично-двоичных цифр в троично-двоичный код. Недостатком известного устройства вл етс низкое быстродействие.A device for mutual conversions of decimal-binary and ternary-binary numbers, consisting of adders and converters of nine-binary digits into a ternary-binary code, is known. A disadvantage of the known device is low speed.
С целью повышени быстродействи перва ступень устройства содерл ит два дев тиричных сумматора дес тичных цифр, соединенных между собой цеп ми переноса, вход первого слагаемого первого сумматора соединен с шиной старшей (п-1)-и дес тично-двоичной цифры переводимого числа, вход первого слагаемого второго сумматора соединен с шиной (п-2)-и дес тично-двоичной цифры, вход вгорого слагаемого первого сумматора и вход переноса второго сумматора присоединены к шине «О, вход второго слагаемого второго сумматора соединен с шиной старшей (п-1)-й цифры переводимого числа, на t-той ступени дл имеетс (t+2) дев тиричных сумматора, последовательносоединенных между собой цеп ми переноса, входы первого слагаемого всех дев тиричных сумматоров, кроме младшего, соединены с соответствующими выходами сумматоров предыдущей ступени, а младший соедийен с шиной переводимого числа с номером {п-(t+1), входы второго слагаемого первого дев тиричного сумматора и входы переноса младшего (i+2)-ro сумматора присоединены к щине «О, входы второго слагаемого всех дев тиричных сумматоров, кроме первого , соединены с соответствуюш.ими входами первого слагаемого соседних старших дев тиричных сумматоров, выход суммы каждого деБ тиричного сумматора последней (п-1)-й ступени соединен с преобразователем дев тирично-двоичных цифр в троично-двоичный код.In order to increase the speed, the first stage of the device contains two nine-digit adders of decimal digits interconnected by transfer chains, the input of the first term of the first adder is connected to the bus of the highest (n-1) and decimal binary digit of the number being transferred, the input of the first the second adder is connected to the bus (p-2) -and ten-binary digits, the input of the first adder and the transfer adder of the second adder are connected to the bus “О, the second adder of the second adder is connected to the older bus (p-1) - digits of the translated number, at the t-th stage, there are (t + 2) nine-adder accumulators sequentially interconnected by transfer chains, the inputs of the first term of all nine-adders, except the youngest, are connected to the corresponding outputs of the adders of the previous step, and the youngest connectors the bus of the transferable number with the number {p- (t + 1), the inputs of the second term of the first hexadecimal adder and the transfer inputs of the younger (i + 2) -ro adder are connected to the “O” bar, the inputs of the second term of all nineth adders, except the first, connected to the corresponding inputs of the first addend of neighboring higher hexadecimal adders, the output of the sum of each dByric adder of the last (n-1) -th stage is connected to the converter of nine-binary digits to the ternary-binary code.
Эти соединени дев тиричных су.мматоров и преобразователей позвол ют ускорить выполнение операции преобразовани дес тичнодвоичных чисел в троично-двоичный код.These compounds of nine-digit su.mmators and transducers make it possible to speed up the operation of converting decimal binary numbers to ternary binary code.
На чертеже изображена схема устройства.The drawing shows a diagram of the device.
Оно содержит преобразователи 1-6 дев тирично-двоичных цифр в троично-двоичный код, а также дев тиричные сумматоры 7-23 дес тично-двоичных цифр. Входами устройства вл ютс входы 24 дес тично-двоичных цифр, а троично-двоичные цифры результата получаютс на выходах 25.It contains converters 1-6 diacritical-binary digits into a ternary-binary code, as well as diacrit adders of 7-23 decimal-binary digits. The inputs of the device are the inputs of 24 decimal-binary digits, and the ternary-binary digits of the result are obtained at the outlets 25.
Работа устройства заключаетс в том, что входное дес тичное число преобразуетс в деБ тиричную систему счислени , а затем дев тиричный результат поразр дно преобразуетс в троично-двоичный код.The operation of the device consists in the fact that the input decimal number is converted into a decimal number system, and then the binary value of the bit is converted into a ternary-binary code.
Перва часть преобразовани выполн етс на ( -1)-й ступени дев тиричных сумматоров . На первой ступени, состо щей из сумматоров 22 и 23, в дев тиричный код преобразуетс двухразр дное дес тичное число, состо щее из двух старших цифр и Л„-2 исходного дес тичного числа. Результат соответствует подсчету значени The first part of the conversion is performed at the (-1) -th stage of nine-adder adders. In the first stage, consisting of adders 22 and 23, a two-digit decimal number is converted into a hexadecimal code, consisting of two leading digits and L "-2 of the initial decimal number. The result corresponds to the calculation of the value
10 + An-z10 + An-z
в дев тиричной системе счислени . Цифры результата получаютс на выходе переноса и суммы дев тиричного сумматора 22, а также на выходе суммы сумматора 23. К найденному числу справа присоедин етс следующа дес тична цифра , и полученное четырехразр дное число поступает на вторую ступень преобразовани .in the nine-fold number system. The result numbers are obtained at the output of the transfer and the sum of the dirich adder 22, as well as at the output of the sum of the adder 23. The next decimal digit is added to the number found on the right, and the resulting four-digit number goes to the second conversion stage.
На вход 1-й ступени, состо щей из сумматоров 13-17, задаетс дев тиричное число L, полученное на (i-1)-й ступени. К числу L справа присоедин етс цифра An-(i+i). Определ емый результат получаетс на выходах суммы сумматоров 13-17 и соответствует значениюThe input of the 1st stage, consisting of adders 13-17, is given a deviatic number L, obtained at the (i-1) -th stage. The number L- on the right is added by the digit An- (i + i). The measured result is obtained at the outputs of the sum of adders 13-17 and corresponds to the value
10Ь+Л„.(,ч.1,,10b + fn. (, Part 1 ,,
которое подсчитываетс в системе счислени с основанием дев ть. Полученный результат совместно с цифрой An-(i+z) передаетс на ()-K ступень.which is calculated in the number system with a base of nine. The result obtained together with the digit An- (i + z) is transmitted to the () -K stage.
Полный дев тирично-двоичный результат формируетс на выходах дев тиричных сумматоров 7-12 ступени (п-1).A complete binary-binary result is generated at the outputs of nine-to-ten adders of 7–12 steps (n-1).
Втора часть преобразовани - поразр дный перевод дев тиричного числа в троичнодвоичный код - выполн етс на ступени дев тиричных преобразователей 1-6.The second part of the conversion — the bitwise translation of the hexadecimal number into the three-binary code — is performed at the 9th transform transducer stage 1-6.
Полный троично-двоичный результат, эквивалентный исходному дес тично-двоичному числу, получаетс на выходах 25.A full binary binary result, equivalent to the original decimal binary number, is obtained at outputs 25.
Очевидно, что результат преобразовани сохран етс на выходных щинах до тех пор, пока на входах не произойдет изменени исходного числа. Скорость преобразовани определ етс только скоростью работы логических элементов, из которых построены дев тиричпые сумматоры устройства.Obviously, the result of the conversion is stored in the output bits until the input number changes in the input. The conversion rate is determined only by the speed of operation of the logic elements from which the nine-adders of the device are built.
Предмет изобретени Subject invention
Устройство дл преобразовани дес тичнодвоичных чисел в троично-двоичный код, состо щее из (п-1)-и ступени дев тиричных сумматоров и одной ступени преобразователей дев тирично-двоичных цифр в троично-двоичный код, отличающеес тем, что, с целью повышени быстродействи устройства, перва A device for converting decimal-binary numbers into a ternary-binary code consisting of (n-1) -and stages of nine-adders and one stage of converters of nine-binary-binary digits to a ternary-binary code, in order to improve speed devices first
ступень содержит два дев тиричных сумматора дес тичных цифр, соединенных между собой цеп ми переноса, вход первого слагаемого первого сумматора соединен с щиной старщей (п-1)-й дес тично-двоичной цифры переводимого числа, вход первого слагаемого второго сумматора соединен с шиной (п-2) -и дес тично-двоичной цифры, вход второго слагаемого первого сумматора и вход переноса второго сумматора присоединены к щине «О,the stage contains two nine-digit adders of decimal digits interconnected by transfer chains, the input of the first term of the first adder is connected to the senior (n-1) -th decimal-binary digit of the number being transferred, the input of the first term of the second adder is connected to the bus ( p-2) -and a ten-binary digit, the input of the second term of the first adder and the transfer input of the second adder are connected to the “O,
вход второго слагаемого второго сумматора соединен с щиной старшей ()-й цифры переводимого числа, i- ступень содержит (И-2) дев тиричных сумматора, последовательно соединенных между собой цеп ми переноса,the input of the second term of the second adder is connected to the length of the highest () th digit of the number being translated, the i-stage contains (I-2) nine-fold adder connected in series with each other by transfer chains,
входы первого слагаемого всех дев тиричных сумматоров, кроме младщего, соединены с соответствующими выходами сумматоров предыдущей ступени, а младший соединен с шиной переводимого числа с номером п-(i+1),the inputs of the first term of all nine-adders, except the youngest, are connected to the corresponding outputs of the adders of the previous stage, and the youngest is connected to the bus of the number to be transferred with the number n (i + 1),
входы второго слагаемого первого дев тиричного сумматора и входы переноса младшего (t+2)-ro сумматора присоединены к шине «О, входы второго слагаемого всех дев тиричных сумматоров, кроме первого, соединены сthe inputs of the second term of the first nine-adder and the transfer inputs of the younger (t + 2) -ro adder are connected to the bus “O, the inputs of the second term of all nine-adders, except the first, are connected to
соответствующими входами первого слагаемого соседних старщих дев тиричных сумматоров , выход суммы каждого дев тиричного сумматора последней (л-1)-й ступени соединен с преобразователем дев тирично-двоичныхthe corresponding inputs of the first addend of neighboring leading nine-adder adders, the output of the sum of each nine-adder of the last (l-1) -th stage is connected to the converter of the nine-binary
цифр в троично-двоичный код.numbers in ternary binary code.
/7- 9 С-ртЯ/ft/ 7- 9 C-rtya / ft
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1822259A SU436343A1 (en) | 1972-08-22 | 1972-08-22 | DEVICE FOR TRANSFORMING DECIMAL-BINARY NUMBERS INTO A TRINITY-BINARY CODE |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1822259A SU436343A1 (en) | 1972-08-22 | 1972-08-22 | DEVICE FOR TRANSFORMING DECIMAL-BINARY NUMBERS INTO A TRINITY-BINARY CODE |
Publications (1)
Publication Number | Publication Date |
---|---|
SU436343A1 true SU436343A1 (en) | 1974-07-15 |
Family
ID=20525297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1822259A SU436343A1 (en) | 1972-08-22 | 1972-08-22 | DEVICE FOR TRANSFORMING DECIMAL-BINARY NUMBERS INTO A TRINITY-BINARY CODE |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU436343A1 (en) |
-
1972
- 1972-08-22 SU SU1822259A patent/SU436343A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU436343A1 (en) | DEVICE FOR TRANSFORMING DECIMAL-BINARY NUMBERS INTO A TRINITY-BINARY CODE | |
SU432485A1 (en) | DEVICE FOR CONVERSION OF WHOLE TRINICAL AND BINARY NUMBERS INTO DECIMAL BINARY CODE | |
US5920496A (en) | High speed correlator using up/down counter | |
SU1003074A1 (en) | Device for parallel algebraic adding in sign-digit number system | |
SU368598A1 (en) | CONVERTER BINARY DECIMAL CODE "12222" TO UNITARY CODE | |
SU860055A1 (en) | Converter of bcd numbers in 4,2,2,1 code to binary numbers | |
SU739523A1 (en) | Binary decimal-to-binary converter | |
SU572781A1 (en) | Radix converter of binary-decimal numbers into binary numbers | |
SU951300A2 (en) | Device for squaring n-bit binary numbers | |
SU550633A1 (en) | Device for converting binary numbers to binary | |
SU599263A1 (en) | Arrangement for binary code-to-binary-decimal-60-ary code conversion | |
SU746505A2 (en) | Device for raising binary numbers to the third power | |
JPS61289425A (en) | Multiplying circuit | |
SU809150A1 (en) | Binary-to-bcd converter | |
SU1035600A1 (en) | Multiplication device | |
RU2248094C2 (en) | Device for transforming numbers from decimal to binary notation scale | |
SU140268A1 (en) | A device for converting numbers represented in the sixth-sixth number system (degrees, hours, minutes, seconds) into a binary number system | |
JPH0724812Y2 (en) | Multi-input digital filter | |
SU549801A1 (en) | Device for converting binary to decimal code to binary | |
SU1095169A1 (en) | Translator from binary-coded decimal code to binary code | |
SU1429112A1 (en) | Device for computing the modulus of vector | |
SU1269271A1 (en) | Binary code-to-residual class system code converter | |
SU840879A1 (en) | Direct- to-supplementary code converter | |
SU436345A1 (en) | CODE CONVERTER | |
SU696450A1 (en) | Device for adding in redundancy notation |