SU425360A1 - СЧЕТЧИК ИМПУЛЬСОВ ДВОИЧНОГО позиционного КОДА - Google Patents
СЧЕТЧИК ИМПУЛЬСОВ ДВОИЧНОГО позиционного КОДАInfo
- Publication number
- SU425360A1 SU425360A1 SU1822195A SU1822195A SU425360A1 SU 425360 A1 SU425360 A1 SU 425360A1 SU 1822195 A SU1822195 A SU 1822195A SU 1822195 A SU1822195 A SU 1822195A SU 425360 A1 SU425360 A1 SU 425360A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counter
- pulse
- input
- counting
- read
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
Изобретение относитс к импульсной технике и может быть иснользовано в цифровых системах автоматического контрол и управлени , а также измерительно-вычислительных комплексах, например, преобразовател х «аналог - код. Известны счетчики импульсов двоичного позиционного кода, образованные последовательным соединением счетных триггеров. Во многих случа х при решении задач по обработке цифровой информации необходим съем показаний счетчика без прекращени поступлени импульсов на счетный вход. При этом сигнал считывани не синхронизирован со входными импульсами. Последнее обсто тельство может привести к весьма большой ошибке при съеме показаний во врем изменени состо ни счетчика. Дл исключени ошибок примен ют схемы, с которых счет импульсов на врем съема показаний прекращаетс в основном счетчике и ведетс в дополнительном реверсивном. После окончани съема информации содержимое дополнительного реверсивного счетчика переноситс в основной счетчик и пропущенна при блокировке основного счетчика информаци в нем восстанавливаетс . Однако известные счетчики сложны, в них может происходить искажение информации в процессе считывани при поступлении счетного импульса. Целью изобретени вл етс упрощение счетчика и исключение искажени информации в процессе считывани при поступлении счетного импульса. Дл этого счетчик строитс на счетных триггерах, измен ющих свое состо ние по заданному фронту входного импульса, и введепием логического устройства, позвол ющего расширить длительность счетного имнульса на врем , пока не закончитс импульс считывани . Нормальна работа счетчнка обеспечиваетс при условии, что сумма длительности счетного импульса и импульса считывани должна быть меньше периода счетных импульсов. и г сч и где Т;, - длительность счетных импульсов, Тсч - длительность импульса считывани , Ги - период поступлени входных импульсов . На чертеже приведена функциональна схема счетчика. Счетчик импульсов двоичного позиционного кода содержит двоичный позиционный счетчик 1, построенный на четырех счетных триггерах , вентили считывани информации 2 (четыре элемента «И - НЕ), инвертор 3
(элемент «И - НЕ), линию задержки импульса считываии 4, вентиль расширени импульса считывани 5 (элемент «И - НЕ), схему 6 совпадени входного импульса и импульса считывани (элемент «И - НЕ), (/ - 5)-триггер дл подхвата совпадени 7, инверторы 8, 9, 10 (три элемента «И - НЕ), схемы «ИЛИ - НЕ 11 по низкому уровню (элемент «И - НЕ), инвертор 12 (элемент «И -НЕ).
Счетчик работает следуюпдим образом.
На вход счетчика поступают импульсы положительной пол рности. Инверторы 8, 9, 10 инвертируют сигнал, который поступает на схему «ИЛИ - НЕ 11 низкого уровн . С выхода схемы «ИЛИ - НЕ 11 снимаетс положительный импульс и поступает на вход инвертора 12. С выхода инвертора 12 снимаетс отрицательный импульс и подаетс па вход первого счетного триггера счетчика 1. Счетный триггер измен ет свое состо ние но заднему фронту входного импульса.
Импульс считывани отрицательной пол рности поступает на вход вентил 5 и линию задержки 4. С выхода вентил 5 сигнал положительной пол рности поступает на схему совпадепп 6 и, если в этот момент входной импульс счетчика отсутствует, то совпадени не произойдет и (R - 5)-триггер 7 не изменит своего состо ни .
Врем задерл ки сигнала считывани должно превышать врем распространени сигнала от первого до последнего счетного триггера счетчика 1, но быть меньше длительности импульса считывани . С выхода линии задержки 4 сигнал считывани поступает на инвертор 3 и вентиль 5. Импульс положительной пол рности с инвертора 3 ноступает на вентили считывани информации 2. Производитс съем информации.
Еслп в этот момент поступает входной импульс , то на схеме совпадени 6 произойдет совпадение и (R - S)-триггер 7 установитс в «О. Отрицательный потенциал с выхода риггера 7 поступит на схему «ИЛИ - НЕ i1 и будет присутствовать, пока не закончитс илшульс считывани , а следовательно, и процесс съема информации. Носле съема информации триггер 7 устанавливаетс в «I. Если к этому моменту входной имнульс окончилс , то на выходе схемы II по витс отрицательный сигнал, который, пройд инвертор 12 поступит на вход первого счетного триггера счетчика.
Счетчик изменит свое состо ние. Введение в схему линии задержки 4 необходимо на случай, когда импульс считывани приходит сразу же после окончани входного импульса счетчика и счетчик еще не успел изменить
свое состо ние.
Введение в схему носледовательно включенных инверторов 8, 9, 10 необходимо дл устранени сост заний импульсов считывани и входных сигналов счетчика.
Иредмет изобретени
Счетчик импульсов двоичного позиционного
кода, содержащий двоичный позиционный счетчик на счетных триггерах с вентил ми считывани информации и инвертор, отличающийс тем, что, с целью упрощени счетчика и исключени искажени информации в процессе считывани при поступлении счетного импульса, он содержит логическое устройство увеличени длительности счетного импульса, включающее линию задержки, две схемы разделени , схему совпадени , два дополнительных инвертора и (R - 5)-триггер, нри этом общий вход счетчика импульсов двоичного позиционного кода подключен на первый вход схемы совпадени и через первый дополнительный инвертор - на вход второй схемы разделени , вход считывани счетчика импульсов двоичного позиционного кода подключен через линию задержки и инвертор на вход вентилей считывани информации, а также на вход первой схемы разделени , на
второй вход которой подключен выход линии задержки, выход первой схемы разделени подключен на второй вход схемы совпадени и на первый вход (R - 5)-триггера, выход схемы совпадени соединен со вторым входом (R - 5)-триггера, выход «Ь (R - 5)триггера подключен ко второму входу второй схемы разделени , выход которой через второй дополнительный инвертор св зан со входом двоичного позиционного счетчика на
счетных триггерах.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1822195A SU425360A1 (ru) | 1972-08-22 | 1972-08-22 | СЧЕТЧИК ИМПУЛЬСОВ ДВОИЧНОГО позиционного КОДА |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1822195A SU425360A1 (ru) | 1972-08-22 | 1972-08-22 | СЧЕТЧИК ИМПУЛЬСОВ ДВОИЧНОГО позиционного КОДА |
Publications (1)
Publication Number | Publication Date |
---|---|
SU425360A1 true SU425360A1 (ru) | 1974-04-25 |
Family
ID=20525270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1822195A SU425360A1 (ru) | 1972-08-22 | 1972-08-22 | СЧЕТЧИК ИМПУЛЬСОВ ДВОИЧНОГО позиционного КОДА |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU425360A1 (ru) |
-
1972
- 1972-08-22 SU SU1822195A patent/SU425360A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1459819A (en) | Data handling system | |
FR2189796B1 (ru) | ||
US3395353A (en) | Pulse width discriminator | |
SU425360A1 (ru) | СЧЕТЧИК ИМПУЛЬСОВ ДВОИЧНОГО позиционного КОДА | |
US4220924A (en) | Digital phase decoding technique for quadrature phased signals | |
SU447711A1 (ru) | Устройство дл декодировани числоимпульсного кода | |
SU530466A1 (ru) | Реверсивный счетчик импульсов | |
SU1524093A1 (ru) | Буферное запоминающее устройство | |
SU394772A1 (ru) | Датчик времени | |
SU739654A1 (ru) | Парафазный сдвигающий регистр | |
SU395989A1 (ru) | Накапливающий двоичный счетчик | |
SU402156A1 (ru) | Распределитель импульсов | |
SU420129A1 (ru) | Счетчик с предустановкой | |
SU1150760A1 (ru) | Устройство дл подсчета числа импульсов | |
SU433643A1 (ru) | ||
SU514411A1 (ru) | Устройство дл управлени шаговым двигателем | |
SU1096651A1 (ru) | Устройство дл обнаружени ошибок в параллельном @ -разр дном коде | |
SU767753A1 (ru) | Устройство дл сравнени чисел | |
SU866747A1 (ru) | Устройство считывани показаний счетчика | |
SU411628A1 (ru) | ||
SU437208A1 (ru) | Синхронизатор импульсов | |
SU1115225A1 (ru) | Преобразователь код-временной интервал | |
SU1115236A1 (ru) | Устройство бесперебойного импульсного счета | |
SU488241A1 (ru) | Устройство дл определени направлени вращени преобразовател "угол-код | |
SU1444937A1 (ru) | Делитель частоты следовани импульсов с регулируемой длительностью импульсов |