SU421101A1 - DOUBLE FORMULATOR MANIPULATOR - Google Patents
DOUBLE FORMULATOR MANIPULATORInfo
- Publication number
- SU421101A1 SU421101A1 SU1780408A SU1780408A SU421101A1 SU 421101 A1 SU421101 A1 SU 421101A1 SU 1780408 A SU1780408 A SU 1780408A SU 1780408 A SU1780408 A SU 1780408A SU 421101 A1 SU421101 A1 SU 421101A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- manipulator
- double
- formulator
- cos
- sin
- Prior art date
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
1one
Изобретение относитс к устройствам дл демодул ции, в частности к двукратным фазоразностным манипул торам, и может быть иснользоваио при ностроении систем проводной и радиосв зи.The invention relates to devices for demodulation, in particular to double phase difference manipulators, and can be used in the design of wire and radio communication systems.
Известен двукратный фазоразностный манипул тор , содержащий кодопреобразователь, выходы которого через управл емые сигналом манипул ции ключи подсоединены ко входам триггеров, и формирующие ключи.A two-phase phase-difference manipulator is known, which contains a code converter, the outputs of which are controlled by signal-manipulation keys and connected to the trigger inputs, and which form the keys.
Цель изобретени - повыщение быстродействи .The purpose of the invention is to increase speed.
Это достигаетс те.м, что выход каждого из триггеров непосредственно подключен к коммутирующим входам соответствующей пары формирующих ключей и к дополнительному входу кодопреобразовател , а каждый управл емый ключ подсоединен к раздельным входам соответствующего триггера.This is achieved by the fact that the output of each of the flip-flops is directly connected to the switching inputs of the corresponding pair of generating keys and to the auxiliary input of the code converter, and each control key is connected to the separate inputs of the corresponding trigger.
На чертеже приведена блок-схема предлагаемого манипул тора.The drawing shows the block diagram of the proposed manipulator.
Предлагаемый двукратный фазоразностный манипул тор состоит из кодопреобразовател 1, к выходам которого подключены ключи 2, 3. Вы.ходы ключей 2, 3 соединены с раздельными входами триггеров 4, 5, выходы которых подключены к кодопреобразователю 1 и ключам 6, 7. Выходы ключей 6, 7 через сумматор 8 соединены с выходом устройства.The proposed double phase difference manipulator consists of a code converter 1, the switches 2, 3 are connected to the outputs. The switches 2, 3 are connected to separate inputs of the triggers 4, 5, the outputs of which are connected to the code converter 1 and keys 6, 7. The outputs of the keys 6 , 7 through the adder 8 are connected to the output of the device.
Информационные посылки в виде двоичных символов подканалов sign I и sign П поступают на кодопреобразователь 1, на другие входы которого подаютс выходные напр жени , пропорционально cos(fn и sinф„, где фп- фаза сигнала иа /г-ой посылке.Information parcels in the form of binary symbols of the subchannels sign I and sign P are fed to code converter 1, to the other inputs of which output voltages are applied, proportional to cos (fn and sin „, where the phase is the signal of the r / r th signal.
В соответствии с оптимальным манипул ционным кодом, прин тым дл сигналов с двукратной фазоразностной манипул цией, двоичные символы источника информацииIn accordance with the optimal manipulation code adopted for signals with double phase difference manipulation, the binary symbols of the information source
преобразуютс в converted to
кодопреобразователе 1 в значени :code converter 1 meaning:
- sign I - sign II cos i;- sign I - sign II cos i;
- Sign Isign II sin -I,- Sign Isign II sin -I,
где ф - требуемое Приращение фазы.where f is the required phase increment.
Кодопреобразователь 1 осуществл ет операции умножени и суммировани , в результате которых ira его выходах формируютс сигналы:Code converter 1 performs multiplication and summation operations, as a result of which, through its outputs, signals are generated:
cos ср„ cos 6 - sin (р„ sin 6 cos („ + ф); sin :„ COS ij -f COS tp sin sin (ср„ + Ь.cos cf „cos 6 - sin (p„ sin 6 cos („+ f); sin:„ COS ij - f COS tp sin sin (cf „+ b.
Наиболее просто кодопреобразователь 1Most simple code converter 1
строитс , если фи принимает значени /4,built, if fi takes values of / 4,
30 З /4, 5 /4, 7л/4, так как в этом случае множи30 G / 4, 5/4, 7l / 4, as in this case multiply
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1780408A SU421101A1 (en) | 1972-05-03 | 1972-05-03 | DOUBLE FORMULATOR MANIPULATOR |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1780408A SU421101A1 (en) | 1972-05-03 | 1972-05-03 | DOUBLE FORMULATOR MANIPULATOR |
Publications (1)
Publication Number | Publication Date |
---|---|
SU421101A1 true SU421101A1 (en) | 1974-03-25 |
Family
ID=20512937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1780408A SU421101A1 (en) | 1972-05-03 | 1972-05-03 | DOUBLE FORMULATOR MANIPULATOR |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU421101A1 (en) |
-
1972
- 1972-05-03 SU SU1780408A patent/SU421101A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU421101A1 (en) | DOUBLE FORMULATOR MANIPULATOR | |
GB1140760A (en) | Logic circuit producing an analog signal corresponding to an additive combination ofdigital signals | |
US3832641A (en) | Voltage reference source adjustable as regards amplitude phase and frequency | |
SU480188A1 (en) | Voltage converter to code | |
SU723568A1 (en) | Binary- to-binary decimal fraction converter | |
SU652567A1 (en) | Correlator | |
SU960768A1 (en) | Device for number comparison | |
SU528692A1 (en) | Quaternary Sequencer | |
SU761921A1 (en) | Extremum detector | |
SU531129A1 (en) | Digital tracking system | |
SU494848A1 (en) | Functional decoding converter | |
SU1324115A1 (en) | Device for converting binary sequence to block balance ternary code | |
ES318469A1 (en) | Binary to multilevel conversion by combining redundant information signal with transition encoded information signal | |
SU433474A1 (en) | DEVICE FOR TRANSFORMING CODES | |
SU847517A1 (en) | Repetition rate scaler with 8:1 countdown | |
SU410553A1 (en) | ||
SU410433A1 (en) | ||
SU403048A1 (en) | DIGITAL-ANALOG CONVERTER | |
SU467343A1 (en) | Code converter | |
SU800991A1 (en) | Device for subtracting from binary number of permanent code,equal to two | |
SU577673A1 (en) | Number-to-frequency converter | |
SU457047A1 (en) | Phase shifter | |
SU1734212A1 (en) | Device for computing of modulo @@@+1 reminder | |
SU764136A1 (en) | Multidigit combination binary adder | |
SU628487A1 (en) | Binary number squaring arrangement |