SU528692A1

SU528692A1 - Quaternary Sequencer

Info

Publication number: SU528692A1
Application number: SU2067205A
Authority: SU
Inventors: Лев Александрович Королев; Анатолий Николаевич Кулин; Александр Георгиевич Охонский
Original assignee: Ленинградский Институт Авиационного Приборостроения
Priority date: 1974-09-10
Filing date: 1974-09-10
Publication date: 1976-09-15

Description

1one

Изобретение относитс к радиотехнике и может быть использовано в устройствах радиолокации .The invention relates to radio engineering and can be used in radar devices.

Известно устройство дл формировани четверичных последовательностей, содержащее двоичный счетчик, дешифратор, коммутатор и анализатор 1. Это устройство имеет сложную конструкцию.A device for generating quaternary sequences is known, comprising a binary counter, a decoder, a switch and an analyzer 1. This device has a complex structure.

Наиболее близким техническим решением к данному изобретению вл етс устройство дл формировани четверичных последовательностей , содержащее регистр сдвига, выходы которого подключены через переключатель ко входам многовходового элемента ИЛИ 2.The closest technical solution to this invention is a device for generating quaternary sequences containing a shift register, the outputs of which are connected via a switch to the inputs of the multi-input element OR 2.

Недостатком этого устройства вл етс сравнительно небольша возможность получени комбинаций выходных последовательностей импульсов.A disadvantage of this device is the relatively small possibility of obtaining combinations of output pulse sequences.

Цель изобретени - увеличение комбинаций выходных последовательностей импульсов .The purpose of the invention is to increase the combinations of output pulse sequences.

Дл этого в устройство дополнительно введены два соединенные последовательно делител частоты, раздел ющие ключи, преобразующие ключи, переключатель, инвертор, элемент ИЛИ, причем выходы первого делител частоты подключены к первым входам раздел ющих ключей, вторые входы которых соединены с выходами многовходового элемента ИЛИ, выход одного из раздел ющих ключейTo do this, the device additionally introduces two serially connected frequency dividers, dividing keys that convert the keys, a switch, an inverter, an OR element, and the outputs of the first frequency divider are connected to the first inputs of the dividing keys, the second inputs of which are connected to the outputs of the multi-input element OR, output one of the dividing keys

подключен к первым входам преобразующих ключей, вторые входы которых соединены через второй делитель частоты со входом регистра сдвига и с первым выходом первого делител частоты, при этом выходы преобразую1ДИХ ключей подключены через дополнительный переключатель к перво.му и второму входам дополнительного элемента ИЛИ непосредствсппо ,а к третьему входу через ипвертор .connected to the first inputs of the conversion keys, the second inputs of which are connected via the second frequency divider to the shift register input and to the first output of the first frequency divider, while the outputs of the 1 DICH switches are connected via an additional switch to the first and second inputs of the additional element OR directly, and the third input through iverter.

Иа чертеже показана структурна электрическа схема предлагаемого устройства.The drawing shows the structural electrical circuit of the proposed device.

Устройство дл формировани четверичных последовательностей содержит регистр сдвига 1, выходы которого подключены через переключатель 2 ко входам многовходового элемента ИЛИ 3.A device for generating quaternary sequences contains shift register 1, the outputs of which are connected via switch 2 to the inputs of the multi-input element OR 3.

Выходы делител частоты 4 подключены к первым входам раздел ющих ключей 5, 6, вторые входы которых соединены с выходами многовходового элемента ИЛИ 3. Выход раздел ющего ключа 6 подключен к первым входам преобразующих ключей 7, 8, вторые входы которых соединены через делитель частоты 9 со входом регистра сдвига 1 и с первым выходом делител частоты 4. Выходы преобразующих ключей 7, 8 подключены через переключатель 10 к первому и второму входам элемента ИЛИ 11 непосредственно, а к третьему входу через инвертор 12.The outputs of frequency divider 4 are connected to the first inputs of the dividing keys 5, 6, the second inputs of which are connected to the outputs of the multi-input element OR 3. The output of the dividing switch 6 is connected to the first inputs of the conversion keys 7, 8, the second inputs of which are connected through a frequency divider 9 co. the input of the shift register 1 and the first output of the frequency divider 4. The outputs of the conversion keys 7, 8 are connected via switch 10 to the first and second inputs of the element OR 11 directly, and to the third input through the inverter 12.

Импульсы тактовой частоты подаютс на вход 13, запускаюпдие импульсы-на вход 14, а с выходов 15, 16 снимаютс выходные последовательности .The pulses of the clock frequency are fed to the input 13, the pulses are triggered to the input 14, and the output sequences are removed from the outputs 15, 16.

Устройство дл формировани четверичных последовательностей работает следующим образом .A device for generating quaternary sequences works as follows.

В исходном состо нии все триггеры регистра сдвига 1 установлены в нулевое состо ние. После прихода запускающего импульса на вход 14 на выходе многовходового элемента ИЛИ 3 образуютс элементы последовательности D-кода, структура которых определ етс положени ми переключател 2. Раздел юп;ие ключи 5 и 6 позвол ют получить две одинаковые последовательности, элементы которых задержаны друг относительно друга на врем , равное периоду тактовых импульсов, подаваемых на вход 13. При этом на выходе раздел юндего ключа 5 образуетс одна из последовательностей формируемой четверичной последовательности - Е/ верхн., котора снимаетс с выхода 15.In the initial state, all the triggers of shift register 1 are set to the zero state. After the trigger pulse arrives at input 14 at the output of the multi-input element OR 3, elements of the D-code sequence are formed, the structure of which is determined by the positions of switch 2. Section Jip; the keys 5 and 6 allow to get two identical sequences whose elements are delayed relative to each other for a time equal to the period of the clock pulses applied to the input 13. At the output, the section of the youth key 5 forms one of the sequences of the generated quaternary sequence - E / upper, which is removed mc from exit 15.

Последовательность с выхода раздел ющего ключа 6 через преобразующие ключи 7, 8 и переключатель 10 поступает на вход элемента ИЛИ 11 либо неносредственно на первый и второй входы, либо через инвертор 12 на третий вход. Иа выходе элемента ИЛИ 11, в зависимости от положени переключател The sequence from the output of the dividing key 6 through the transforming keys 7, 8 and the switch 10 is fed to the input of the element OR 11 either directly to the first and second inputs or through the inverter 12 to the third input. Element output OR 11, depending on the position of the switch

10формируетс либо код, смежный по отношению к исходному D-коду, либо его негатив .10, either the code adjacent to the source D-code or its negative is formed.

Таким образом, на выходе элемента ИЛИThus, at the output of the element OR

11образуетс втора последовательность формируемой четверичной последовательности11 the second sequence of the generated quaternary sequence is formed.

ЕГ иижн., снимаема с выхода 16.EG Iizhn., Withdrawn from exit 16.

Предлагаемое устройство позвол ет формировать четверичные последовательности в вит-12The proposed device allows forming quaternary sequences in vit-12.

де ДВУХ последовательностей hi верхн. иde TWO sequences hi top and

-о 12-o 12

hi нижн.. символы которых задержаны другhi bottom .. characters which are delayed by each

относительно друга на длительность элементарного символа, причем число комбинаций последовательностей и их длина возрастает вдвое по сравнению с исходным видом.relative to each other for the duration of the elementary symbol, with the number of combinations of sequences and their length doubled compared with the original type.

Claims

1.Avt. St. L 358771, class H OZK 3/64, 01.27.71 (analog).

2. “Electric communication K 12, 1971, p. 18 (prototype).