SU577673A1 - Number-to-frequency converter - Google Patents
Number-to-frequency converterInfo
- Publication number
- SU577673A1 SU577673A1 SU7502153557A SU2153557A SU577673A1 SU 577673 A1 SU577673 A1 SU 577673A1 SU 7502153557 A SU7502153557 A SU 7502153557A SU 2153557 A SU2153557 A SU 2153557A SU 577673 A1 SU577673 A1 SU 577673A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- frequency
- frequency converter
- output
- binary
- register
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
ii
Изобретение может использоватьс в устройствах преобразовани и кодировани информации вычислительных комплексов.The invention can be used in devices for converting and encoding information of computer complexes.
Известно устройство дл преобразовани информации из двоичного кода в .частотно-импульсную бинарную последовательность, содержащее регистр преобразуемой величины, генератор тактовых импульсов и двоичный умножитель частоты, выходные импульсы которого стробироаатьс выходным вентилем с помощью тактовых импульсов, задержанных на линии задержки ll .A device for converting information from a binary code into a pulse-frequency binary sequence is known, which contains a register of the variable to be converted, a clock pulse generator and a binary frequency multiplier, the output pulses of which are strobed by the output valve using clock pulses delayed on the delay line II.
Результатом преобразовани информации в таком устройстве вл етс последовательность единиц, частота следовани которых пропорциональна преобразуемой величине f , где - частота тактовых импульсов Ы-п -разр дный двоичный код, записанный в регистре. Число N будет преставлено последовательностью из N импульсов двоичного умножител за 2 тактов.V The result of converting information in such a device is a sequence of units, the frequency of which is proportional to the converted value of f, where is the frequency of the clock pulses L – n-bit binary code recorded in the register. The number N will be represented by a sequence of N pulses of a binary multiplier in 2 cycles. V
Недостатком известного устройства вл етс низкое быстродействие. Минимальное врем установлени частоты , -пропорциональной числу N , сA disadvantage of the known device is low speed. Minimum frequency setting time, proportional to the number N, s
точностью в п разр дов равно -|- секунд.An accuracy of n bits is - | - seconds.
Целью изобретени вл етс увеличение быстродействи преобразовател двоичного кода в частотную последовательность без увеличени тактовой частоты.The aim of the invention is to increase the speed of a binary-to-frequency converter in a frequency sequence without increasing the clock frequency.
Это достигаетс тем, что в преобразователь кода в частоту, содержащий регистр кода, выходы младших разр дов которюго соединены с умножителем частоты, частотный вход которого подключен к генератору тактовых импульсов , введены 1,мбинационный сумматор, выходные вентили и лини задержки. Выходы старших разр дов регистра соединены со входс1ми комбинационного сумматора, выходы которого подключены к выходным вентил м, вторые входы, которых соединены с выходом линии задержки, вход которой подключен к выходу генератора тактовых импульсов, а выход умножител частоты соединен с другим входом сумматора .This is achieved by entering into a code-to-frequency converter containing the code register, the outputs of the lower bits that are connected to the frequency multiplier, whose frequency input is connected to the clock generator, 1 are entered, the combination adder, the output valves and the delay line. The outputs of the higher bits of the register are connected to the input of a combinational adder, the outputs of which are connected to the output valves, the second inputs, which are connected to the output of the delay line, the input of which is connected to the output of the clock generator, and the output of the frequency multiplier are connected to another input of the adder.
На чертеже изображена структурна электрическа схема преобразовател .The drawing shows a structural electrical converter circuit.
Часть 1 регистра, соответствуюи1а младшим разр дам кода преобразуемой величины, соединена со входами дноPart 1 of the register, corresponding to the youngest bits of the code of the value being converted, is connected to the input bottom
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU7502153557A SU577673A1 (en) | 1975-07-01 | 1975-07-01 | Number-to-frequency converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU7502153557A SU577673A1 (en) | 1975-07-01 | 1975-07-01 | Number-to-frequency converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU577673A1 true SU577673A1 (en) | 1977-10-25 |
Family
ID=20625727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU7502153557A SU577673A1 (en) | 1975-07-01 | 1975-07-01 | Number-to-frequency converter |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU577673A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2805259C1 (en) * | 2023-04-17 | 2023-10-13 | Федеральное государственное автономное образовательное учреждение высшего образования "Санкт-Петербургский государственный электротехнический университет "ЛЭТИ" им. В.И. Ульянова (Ленина)" | Code-to-frequency converter |
-
1975
- 1975-07-01 SU SU7502153557A patent/SU577673A1/en active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2805259C1 (en) * | 2023-04-17 | 2023-10-13 | Федеральное государственное автономное образовательное учреждение высшего образования "Санкт-Петербургский государственный электротехнический университет "ЛЭТИ" им. В.И. Ульянова (Ленина)" | Code-to-frequency converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU577673A1 (en) | Number-to-frequency converter | |
| SU902249A1 (en) | Time interval-to-digital code converter | |
| SU1531086A1 (en) | Arithmetic-logic device | |
| SU944098A1 (en) | Pulse-width modulator | |
| SU450162A1 (en) | Tunable phase-pulse multi-stable element | |
| JPS568952A (en) | Multifrequency signal generating circuit | |
| SU930643A1 (en) | Pulse-width modulator | |
| SU754441A1 (en) | Logarithmic analogue -digital converter | |
| SU364089A1 (en) | UNION h; ~~:; - ;: • -; '- • h / yy ^ -' ^^ tm / ^ s. ; : L: ;; - y '^; - ^ l; ^:' ^ "C ^ .h ^^ hi | |
| SU364938A1 (en) | FUNCTIONAL TRANSFORMER | |
| SU373637A1 (en) | DEVICE FOR MEASURING FREQUENCY | |
| SU479258A1 (en) | Binary-decimal counter | |
| SU1075255A1 (en) | Parallel binary code/unit-counting code translator | |
| SU881806A1 (en) | Shaft angular position-to-code converter | |
| SU466500A1 (en) | Random number generator | |
| SU822175A2 (en) | Series-to-parallel code converter | |
| SU643868A1 (en) | Computer | |
| SU600569A2 (en) | Digital linear interpolator | |
| SU949803A2 (en) | Device for converting parallel code to pulse repetition frequency | |
| SU728132A1 (en) | Pulse-frequency function generator | |
| SU750708A1 (en) | Digital infra-low frequency generator | |
| SU433474A1 (en) | DEVICE FOR TRANSFORMING CODES | |
| SU645284A1 (en) | Binary code- to-frequency converter | |
| SU809552A1 (en) | Analogue value-to-fibonacci code converter | |
| SU1557537A1 (en) | Digital generator of harmonic signal having linear law of frequency change |