SU645284A1

SU645284A1 - Binary code- to-frequency converter

Info

Publication number: SU645284A1
Application number: SU762429659A
Authority: SU
Inventors: Борис Айзикович Фурман
Original assignee: Харьковский Ордена Ленина Политехнический Институт Имени В.И.Ленина
Priority date: 1976-12-10
Filing date: 1976-12-10
Publication date: 1979-01-30

Description

дов триггеров 2, 3, 4 поступают серии импульсов фиксированной длительности, равной длительности импульсов входной частоты , с частотой двоичных субгармоник - , где к - номер разр да делител 1. Среднее значение частоты, синтезируемой на выходе элемента ИЛИ 5, определ етс как f - f - о- / вых - / вх /I - где п - число разр дов делител 1, а наличие или отсутствие тех или иных субгармоник в указанной сумме зависит от наличи или отсутстви сигналов «единицы на /)-вХОдах триггеров 2, 3, 4. Работа синтезатора, происходит следующим образом. Каждый импульс входной частоты /вх за исключением импульсов, вызывающих переполнение делител 1 частоты (при трехразр дном делителе каждый восьмой импульс ), приводит к формированию сигнала на единичном выходе одного з триггеров (6, 7, 8), а следовательно, и на счетномвходе соответствующего из триггеров 2, 3, 4, что вызывает переход последнего в единичное состо ние. Так как одновременно с входом делител 1 частоты импульсы входной частоты поступают и на инверсные входы установки нул триггеров 2, 3, 4, то при указанном срабатывании одного из них егоTriggers of 2, 3, 4 trigger a series of pulses of a fixed duration equal to the width of the input frequency pulses, with the frequency of binary subharmonics - where k is the bit number of divider 1. The average value of the frequency synthesized at the output of the element OR 5 is defined as f - f - o- / out- / in / I - where n is the number of bits of the divider 1, and the presence or absence of certain subharmonics in the specified amount depends on the presence or absence of signals “unit by /) - in the inputs of triggers 2, 3, 4. The operation of the synthesizer is as follows. Each pulse of the input frequency / in except for the pulses that cause the divider 1 frequency to overflow (with a three-bit divider every eighth pulse) leads to the formation of a signal at a single output of one of the three triggers (6, 7, 8), and consequently, at the counting input of the corresponding from triggers 2, 3, 4, which causes the latter to go into one state. Since simultaneously with the input of the divider 1 frequency, the input frequency pulses arrive at the inverse inputs of the zero setting of the flip-flops 2, 3, 4, then at the specified response of one of them it

Claims

11, the return to the initial (zero) state occurs at the trailing edge of the input frequency pulse. At the same time, the very possibility of recording the unit in the triggers 2, 3, 4 is determined by the presence of their control on their D-inputs, and its code on the converter's control corresponding to the inputs (9, 10, 11). Claim code-frequency binary converter containing trigger binary frequency divider AND element OR, characterized in that, in order to increase the conversion accuracy, an additional /) G-trigger is inserted into each bit of the converter, and the counting input of each of these /) - G-flip-flops are connected by a single OUTPUT of the binary frequency divider trigger, Inverted inputs of the installation zero additional D-G-trigger are connected to the input of the binary frequency divider, the control D-inputs are connected to the control code buses, and Individual outputs are connected to the inputs of the OR element. Sources of information taken into account in the examination 1. "Archiv fur Electrotechnik, 1964, V. 49 n. 4, S 218.

2. USSR author's certificate No. 456366, cl. H 03 K 21/36, 1972.