SU615487A1 - Function representing arrangement - Google Patents
Function representing arrangementInfo
- Publication number
- SU615487A1 SU615487A1 SU762402373A SU2402373A SU615487A1 SU 615487 A1 SU615487 A1 SU 615487A1 SU 762402373 A SU762402373 A SU 762402373A SU 2402373 A SU2402373 A SU 2402373A SU 615487 A1 SU615487 A1 SU 615487A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- function representing
- inputs
- representing arrangement
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
ii
Изобретение относитс к области автоматики и вычислительной техники, ,в частности к устройствам преобразовани цифровых кодов регулируемой функции во врем -импульсные сигналы по заданной программе.The invention relates to the field of automation and computer technology, in particular to devices for converting digital codes of an adjustable function during time-pulse signals according to a predetermined program.
Известно устройство дл воспроизведени функций l содержащее реверсивный счетчик, генератор импульсов, блок пам ти, счетчики и элементы И и ИЛИ, Недостатком такого устройства . вл етс пониженна точность вычислений .A device for reproducing functions l is known, comprising a reversible counter, a pulse generator, a memory block, counters, and AND and OR elements, the disadvantage of such a device. is reduced computational accuracy.
Прототипом изобретени вл етс устройство дл воспроизведени функций 2 .содержащее блок пам ти, выход которого соединен с первшл входом сумматора, подключенного вторым входом к выходу преобразовател кода уровн S код времени и соединенного выходом знакового разр да с первыми входами двух элементов И, вторые входы которых подключены к выходам генератора тактовых импульсов, причем выход первого элемента И подключен к входу блока пам ти. Недостатком такого устройства вл етс ограниченный динамический диапазон входного сигнала, определ емый характеристиками квантовани по уровню.The prototype of the invention is a device for reproducing functions 2. Containing a memory block, the output of which is connected to the first input of an adder connected by a second input to the output of a level code converter S, a time code and connected by a sign output to the first inputs of two And elements, the second inputs of which connected to the outputs of the clock pulse generator, with the output of the first element I connected to the input of the memory unit. The disadvantage of such a device is the limited dynamic range of the input signal, determined by the level quantization characteristics.
22
чh
Целью изобретени вл етс расширение динамического диапазона входного сигнала.The aim of the invention is to expand the dynamic range of the input signal.
Поставленна цель достигаетс тем, что в устройство введен дополнительный блок пам ти, входы которого соединены с выходами элементов и, а вы ход подключен к третьему входу сумматора , соединенного четвертым входом с входом устройства и подключенного разр дными выходами к входу преобразовател кода уровн в код времени, причем выход второго элемента И соединен с выходом устройства.The goal is achieved by adding an additional memory block to the device, the inputs of which are connected to the element outputs and the output is connected to the third input of the adder connected by the fourth input to the device input and connected to the input of the level code to the time code , moreover, the output of the second element And is connected to the output device.
5five
На чертеже изображена блок-схема предлагаемого устройства.The drawing shows a block diagram of the proposed device.
Устройство содержит генератор 1 тактовых импульсов, сумматор 2, ва ходы разр дов которого соединены с The device contains a generator of 1 clock pulses, an adder 2, the turns of which bits are connected to
0 входом преобразовател 3 кода уровн в код времени, выход знакового разр да сумматора 2 соединен.с первыми входами элементов И 4,5, подключенных вторьми входами к выходам гене5 ратора 1. Выход элемента И 4 соединен с входом основного блока пам ти 6 и одним из входов дополнительного блока пам ти 7, подключенного вторым входом к выходу элемента И 5 0 converter input 3 of the code of the level into the time code, the output of the character bit of the adder 2 is connected to the first inputs of the AND 4.5 elements connected by the second inputs to the outputs of the generator 5 1. The output of the AND 4 element is connected to the input of the main memory block 6 and one from the inputs of the additional memory block 7 connected by the second input to the output of the element And 5
0 и выходу устройства. Входы суммато0 and the device output. Inputs total
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU762402373A SU615487A1 (en) | 1976-09-13 | 1976-09-13 | Function representing arrangement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU762402373A SU615487A1 (en) | 1976-09-13 | 1976-09-13 | Function representing arrangement |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU615487A1 true SU615487A1 (en) | 1978-07-15 |
Family
ID=20676280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU762402373A SU615487A1 (en) | 1976-09-13 | 1976-09-13 | Function representing arrangement |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU615487A1 (en) |
-
1976
- 1976-09-13 SU SU762402373A patent/SU615487A1/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU615487A1 (en) | Function representing arrangement | |
| JPS57197961A (en) | Conversion system for image data | |
| SU962821A1 (en) | Digital register of pulse signal shape | |
| SU577673A1 (en) | Number-to-frequency converter | |
| SU1487195A1 (en) | Code converter | |
| SU739509A1 (en) | Digital functional converter | |
| SU807325A1 (en) | Device for determining derivative sign | |
| SU896632A1 (en) | Digital extrapolator | |
| SU834889A1 (en) | Code-to-frequency converter | |
| SU373637A1 (en) | DEVICE FOR MEASURING FREQUENCY | |
| SU754441A1 (en) | Logarithmic analogue -digital converter | |
| SU1191909A1 (en) | Pipeline device for taking antilogarithms of binary number arrays | |
| RU2023302C1 (en) | Functional converter | |
| SU390546A1 (en) | ALL-UNION I | |
| SU1471143A2 (en) | Active-power-to-code converter | |
| SU1007081A1 (en) | Device for converting time intervals into code | |
| SU788377A1 (en) | Voltage-to-digital code converting device | |
| SU387353A1 (en) | DEVICE FOR STATISTICAL ENCODING | |
| SU720714A1 (en) | Data recording device | |
| SU1559334A1 (en) | Device for modeling discrete orthogonal signals | |
| JPS5690407A (en) | Encoding circuit | |
| SU1182637A1 (en) | Function generator | |
| SU1368994A1 (en) | Binary-to-binary-decimal code converter | |
| SU728133A1 (en) | Device for functional converting of ordered number files | |
| SU1481761A1 (en) | Device for determining the most-significant bit |