SU419895A1 - Многоканальный цифровой коррелометр - Google Patents

Description

1

Предлагаемое изобретение относитс  к цифровой электроизмерительной технике и предназначено дл  одновременного вычислени  в реальном масштабе времени полного набора авто- и взаимных коррел ционных функций п случайных процессов, что может быть использовано в задачах автоматического управлени , технологического контрол  и т. д.

В насто щее врем  известны и получили распространение цифровые коррелометры параллельно-последовательного действи , которые вычисл ют в реальном масштабе времени т ординат автокоррел ционной функции случайного процесса одного канала измерени  или т ординат взаимной коррел ционной функции случайных процессов двух каналов измерени .

Такие коррелометры, которые можно назвать двухканальными (по числу обрабатываемых случайных процессов) обычно включают в себ  два аналого-цифровых преобразовател  (АЦП), два регистра сомножителей, в которые поступают из АЦП дискретные отсчеты входных сигналов; множительное устройство , сумматор произведений и выходное запоминаюш,ее устройство (ЗУ) дл  хранени  частичных сумм произведений отсчетов с одинаковым временным сдвигом в процессе вычислений и после их завершени . Временный сдвиг между отсчетами входных сигналов образуетс  с помош,ью промежуточного ЗУ либо определенным пор дком выборки.

Во многих задачах технологического контрол , автоматического управлени , технической диагностики, самонастройки и т. д. необходимо в реальном масштабе времени вычисл ть авто- и взаимные коррел ционные функции нескольких случайных процессов. Такие задачи можно решать, использу  необходимое количество (по числу вычисл емых коррел ционных функций) двухканальных коррелометров параллельно-последовательного действи . Однако подобна  вычислительна  система дорога, сложна по количеству используемого оборудовани  и ее применение не всегда оправдано.

Цель предлагаемого изобретени  - расширение возможностей двухканального коррелометра . Предлагаемый /г-капальный коррелометр параллельно-последовательного действи  обрабатывает в реальном масштабе времени одиовре.менно /г случайных процессов п вычисл ет одним вычислительным устройством все авто- и взаимные коррел ционные фу 1кции этих процессов.

Сушность изобретени  заключаетс  в том, что между поразр дными выходами 2 п регистров , в которые поступают из п аналогоцифровых преобразователей дискретные отсчеты п обрабатывае,мых случайных сигналов,

и входами 6jiOis.a умнол еии  включены блоки схем «п (совпадени ) дл  занесени  в олок умножени  нар дискретных отсчетов входныл си; налов; выоор сомножителей, вводимых в олок умножени , нроизаодитс  с помощью ojiOKa ьыоора сомножителей (пар сомножителей ), входы которого соединены с поразр дными выходами группы младших разр дов (триггеров) адресного счетчика, а выходы со . единены со входами олоков схем «И. Иодооное схемное решение нозвол ет одним вычислительным устройством оораоатывать в реальнол масшгаое времени п случайных процессов и вычисл ть полный паоор авто- и взаимных коррел ционных функции (всего г кривых).

Функциональна  схема нредлагаемого коррел тора приведена на чертеже, ибозначепи , прин тые на схеме: 1(1), 1(2),... L(n)-аналого-цифровые нреобразователи (АЦИ); 2(1), 2(2),... 2(П), 2(n+i), 2(п+2),... 2(2п) - регистры сомножителей, в которые занос тс  из АдИ коды дискретных отсчетов входных сигналов; 3(1), 3(2),... 3(п), 3(), 6(),... 3(2п) -блоки схем «И (совпадений ). Кроме того в схему внесены; блок унравлени  4, блок выбора сомножителей 5 (пар сомножителей), блок умножени  6, сумматор произведений 7, запоминающее устройство (bi) 6, дешифратор 9, адресный счетчик 10, младшие разр ды адресного счетчика И (групна), старщне разр ды адресного счетчика 12 (группа).

Предлагаемый коррел тор включает в себ  п аналого-цифровых преооразователей 1(1), 1(2),... 1(/г), выходы которых соединены со входами регистров 2(1), 2(2),... 2(п), 2(д+1),... 2(2/г), поразр дные выходы упом нутых регистров соединены с блоками схем «И 3(1), 3(2), ... 3(ге), 3( +1). 3(ft-i-2),... 3(2 ); количество схем совпадений в блоке равно числу разр дов в регистре. Каждый из поразр дных выходов регистра соединен с одним входом одной схемы «И, второй вход схем «И (совпадений) всех блоков соединен с блоком управлени  4; третий вход схем совпадени  соединен с соответствующим выходом блока 5 выбора сомножителей (пар сомножителей). Выходы всех схем «И всех блоков подключены ко входам блока умножени  6, выходы которого нодключепы ко входам сумматора произведений 7,  вл ющегос  регистром числа выходного ЗУ 8. Выбор адреса ЗУ производитс  с помощью дешифратора 9, соединенного с поразр дными выходами группы младших разр дов 11 и группы старших разр дов 12 адресного счетчика. Поразр дные выходы группы 11 соединены со входами блока 5. Вход группы 11 соединен с блоком управлени  4. Грунпа И пересчитывает тактовые импульсы, поступающие из блока управлени  на п, группа 12 - пересчитывает на т. Блок 5  вл етс  дешифратором состо ний младших разр дов адресного счетчика и имеет п потенциальных выходов. С

помоптью младших разр дов адресного счетчика ЗУ делитс  на п зон - по количеству вычисл емых кривых; старшие разр ды дел т каждую зону на т ахлресов - по количеству вычисл емых в каждой кривой ординат.

Процесс обработки случайных процессов состоит Из А полных циклов вычислений (до достижени  заданной статистической точности), в течение каждого из них вычисл етс  по одному произведению дл  каждого временного сдвига /еДт ( 0, 1,... т-) между отсчетами обрабатываемых процессов.

Каждый полный цикл состоит из т частных циклов. В течение частного цикла вычисл ют5 Си все произведени  дл  одного значени  временного сдвига. Частный цикл состоит из /г тактов. В точение такта получаетс  произведение одной из пар отсчетов, паход щихс  в регистрах 2 (г), 2 («+/) -

Х( 1тЩ Xj (1т + к) AT,

полученное произведение добавл етс  в сумматоре к частичной сумме произведений отсчетов тех же процессов с соответственным 5 временным сдвигом, полученной в предыдущих циклах -

1-1

2 I/mAi:j Xj (Im + k) At,

г 1

и получаетс  нова  частична  сумма (lm+k)f.

В процессе вычислепий в регистры 2(1), 2 (2),... 2 (п) поступают отсчеты

Xi 1т А

(в первый такт первого частного цикла, интервал следовани  отсчетов - тДт); в регистры 2(п+1), 2(п+2),... 2(2п) поступают отсчеты

Xj (im + k) А.

(в каждый первый такт каждого частного цикла вычислений, интервал следовани  отсчетов - Дт). В течение каждого частного цикла вычислений получаютс  произведени 

Xi Xj (Im 4 Щ At

- всего 11 произведений.

Рассмотрим пор док работы коррелометра в течение v-того полного цикла вычислений. В начале первого такта первого частного цикла v-Toro полного цикла в регистры 2(i) поступают отсчеты

,

а в регистры 2(/Н.0 - отсчеты Xj vy/zAt.

Далее из блока управлени  4 в адресный счетчик подаетс  «1, и он устанавливаетс  в нулевое состо ние. 15лок выбора пар сомножителей 6 дещифрирует состо ние группы 11 младщих разр дов адресного счетчика и нодает разрешающий потенциал на блоки схем

«И 3(1), 3(ft+l). Из блока управлени  4 поступает команда опроса всех блоков схем «И и через группы 3(1), 3(«+), на которые подано разрешенне с блока 5, в блок 6 поступают сомножители из регистров 2(1), 2(/г-{-1)-в данном случае эти сомножители равны. Из ЗУ 8 в сумматор 7 считываетс  сумма произведений .-I

Xj / гАт Xi .

Сомножители, поступившие в блок умножени , перемножаютс , полученное произведение добавл етс  в сумматоре к наход щейс  сумме и нова  сумма

записываетс  в ЗУ 8. Затем сумматор 7 сбрасываетс  в нулевое состо ние. На этом первый такт первого частного цикла заканчиваетс .

Во второй такт из блока управлени  4 в группу 11 младших разр дов добавл етс  «1, блок выбора сомножителей 5 подает разрешение на блоки схем «И 3(1), 3(«-f2), сомножители

X, v/nAt, ЛГа v/7tA-

ввод тс  из регистров 2(1), 2(/г-|-2) в блок умножени  6, из ЗУ 8 в сумматор 7 считываетс  частна  сумма

4-1

2 X, Im&i X,, l/mA-v ;

введенные в блок 6 сомножители перемножаютс , и полученное произведение добавл етс  в сумматоре к наход щейс  там сумме, нова  сумма

2 х /шАт Xf ///гЛт:

записываетс  в ЗУ, а сумматор сбрасываетс . Описанный пор док работы повтор етс  в течение всех п тактов первого частного цикла. В конце последнего такта первого частного цикла регистры 2(п+1), 2(п+2),... 2(2п) сбрасываютс -В «О и на этом первый частный цикл заканчиваетс .

В начале первого такта второго частного цикла в регистры 2(), 2(),... 2(2,i) поступают отсчеты

д;,-(-ш + 1)

после поступлени  «1 из блока управлени  4 в адресный счетчик из группы младших разр дов 11 в группу старших разр дов 12 подаетс  «1 переноса, и пор док работы повтор етс  аналогично описанному дл  первого частного цикла. В течение 2-го частного цикла получаетс  набор произведений

Xi vmA- Xj (vm + I) l

которые добавл ютс  в сумматоре к суммам

,lmA-.Xj(lm + )

и получаютс  новые суммы

Xi{lni Xj(lm + ).

1-Л

Пор док вычислений в течение каждого частного цикла повтор етс  дл  всех частных циклов. Таким образом, в течение полного vтого цикла вычислений получаетс  набор произведений

Xi Xj (vm -|- А) AT, (/ 1, 2,. . ., п; у -. 1, 2,..., л; у% О, 1,..., m - 1) -

- всего произведений, и образуютс  частные суммы

2 1 vmA-J Xj (vm -f k) A-.

В конце последнего такта последнего частного цикла регистры 2(0, 2(/г+/) сбрасываютс  в «О, v-тый цикл вычислений заканчиваетс . Через Л полных циклов вычислени  прекращаютс , и в ЗУ 8 оказываютс  оценки п коррел ционных функций, по т точек кажда . Из всего набора функций получаютс  п автокоррел ционных функций

г(Мт) (i j) и n(n-l)

взаимных коррел ционных функций Rij() (i J).

Описанный коррелометр вычисл ет по две ветви дл  каждой взаимной коррел ционной функции. В течение каждого частного цикла

н(н -1)

вычисл ютс 

пар «симметричных

произведений

Хр vmAt Xq (v/n -f k AT (i - p; j q; p q) и (vm-{-k)-}( j-p- p-+q),

образуюпдих точки взаимной коррел ционной функции, симметричные относительно ординаты

R,,(()) R,M

Таким образом, из п- ветвей получаютс  п

п(п - 1) автокоррел ционных и полных взаимЛл

пых коррел ционных функций.

Предмет изобретени 

Мцогокаиальцый цифровой коррелометр, соержащий блок управлени , выход которого подключен ко входу адресного счетчика, выходы адресного счетчика через дешифратор подключепы к запоминающему устройству, выход которого соединен с сумматором, подключенным к блоку умножени , выход сумматора

соединен с запоминаюплим устройством, аналого-цифровые преобразователи по числу каналов , выход калсдого из которых подключен ко входам регистра сомножител  своего канала , отличающийс  тем, что, с целью расширени  функциональных возможностей устройства , оно дополнительно содержит блок выбора сомножителей, входы которого соединены с выходами младших разр дов адресно-% 4

.„.

8

го счетчика, а выходы подключены соответственно к первым входам дополнительно введенных в каждый канал блоков схем «И, вторые входы которых подключены ко входам соответствующих регистров сомножителей, а третьи входы объединены и подключены ко входам блока управлени , выходы блоков схем «И объединены и подключены ко входам блока умножени .

- L- .117Д i