SU401006A1 - Двоичный счетчик импульсов - Google Patents

Двоичный счетчик импульсов

Info

Publication number
SU401006A1
SU401006A1 SU1675088A SU1675088A SU401006A1 SU 401006 A1 SU401006 A1 SU 401006A1 SU 1675088 A SU1675088 A SU 1675088A SU 1675088 A SU1675088 A SU 1675088A SU 401006 A1 SU401006 A1 SU 401006A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
trigger
outputs
input
triggers
Prior art date
Application number
SU1675088A
Other languages
English (en)
Inventor
Ю. В. Дудукин Л. И. Галкин
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1675088A priority Critical patent/SU401006A1/ru
Application granted granted Critical
Publication of SU401006A1 publication Critical patent/SU401006A1/ru

Links

Description

1
Изобретение относитс  к области автоматики и вычислительной техники.
Известен двоичный счетчик импульсов с автоматическим обнаружением неисправностей . Недостатком известной схемы  вл етс  мала  эффективность обнаружени  сбоев и неисправностей при низкой частоте счета. Случаи использовани  счетчиков в таком режиме часто встречаютс  на практике. Например , в устройстве типа «электронные часы, вырабатывающем шкалу времени в виде двоичного кода, примен етс  счетчик, на вход которого поступают импульсы один раз в 5 мин, а полный цикл работы счетчика равен 24 час.
Целью изобретени   вл етс  уменьшение времени обнаружени  неисправности в двоичном счетчике.
Указанна  цель достигаетс  путем формировани  признака четности двоичного кода в счетчике двум  независимыми схемами с последующим сравнением входных сигналов этих схем.
На чертеже изображена блок-схема предлагаемого устройства.
Оно содержит триггер 1 двоичного счетчика , дифференцирующую цепочку 2, логический элемент «ИЛИ 3, триггер свертки 4, линию задержки 5, индикатор 6 неисправности .
Единичный выход каждого триггера двоичного счетчика, а у последнего разр да и нулевой выход триггера, соединен со входом соответствующей цепочки 2. Выходы дифференцирующих цепочек, св занных с нечетными разр дами счетчика, объединены схемой «ИЛИ, выход которой соединен со cчeтны входом одного из триггеров свертки 4. Выходы дифференцирующих цепочек, св занных с
четными разр дами счетчика, объединены второй схемой «ИЛИ, один из входов которой через линию задержки 5 св зан со входом двоичного счетчика. Выход второй схемы «ИЛИ соединен со счетным входом другого
триггера свертки 4. Выходы триггеров свертки заведены на вход схемы индикатора неисправности .
Предлагаема  схема работает следующим
образом.
Вначале по цепи «сброс все триггеры счетчика и оба триггера свертки устанавливаютс  в нулевое состо ние. При подаче на вход счетчика импульсов первый триггер свертки
по состо нию нечетных разр дов двоичного счетчика формирует сигнал,  вл ющийс  суммой по модулю два кода в счетчике . Одновременно второй триггер свертки по состо нию четных разр дов счетчика формирует аналогичный сигнал, который также
 вл етс  суммой по модулю два кода в счетчике .
Потенциалы выходов триггеров свертки поступают в индикатор неисправиости, где в случае их несовпадепи  формируетс  сигнал неисправности. На рассогласование сигналов, не превышающее врем , равное времени распространени  сигнала по линии задержки, индикатор неисправности не реагирует.
Предмет изобретени 
Двоичный счетчик импульсов, содержандий триггеры со счетным входом, дифференцирующие цепочки, два элемента «ПЛИ, два триггера свертки, линию задержки и индикатор неисправности, отличающийс  тем, что, с целью повыщени  эффективности обнаружени 
сбоев в работе устройства, единичные выходы триггеров и нулевой выход триггера последнего разр да счетчика соединены со входами дифференцирующих цепочек, выходы дифференцирующих цепочек, св занных с единичными выходами триггеров нечетных разр дов счетчика, соединены со входами первого элемента «ИЛП, а выходы дифференцирующих цепочек, св занных с единичными выходами
триггеров четных разр дов счетчика и нулевым выходом триггера последнего разр да, соединены со в.ходами второго элемента «ИЛП, который, кроме того, через линию задержки соединен со входом счетчика; выходы элементов «ПЛИ соединены со счетными входами соответствующих триггеров свертки, выходы которых соединены со входом индикатора неисправности.
SU1675088A 1971-06-29 1971-06-29 Двоичный счетчик импульсов SU401006A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1675088A SU401006A1 (ru) 1971-06-29 1971-06-29 Двоичный счетчик импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1675088A SU401006A1 (ru) 1971-06-29 1971-06-29 Двоичный счетчик импульсов

Publications (1)

Publication Number Publication Date
SU401006A1 true SU401006A1 (ru) 1973-10-01

Family

ID=20480867

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1675088A SU401006A1 (ru) 1971-06-29 1971-06-29 Двоичный счетчик импульсов

Country Status (1)

Country Link
SU (1) SU401006A1 (ru)

Similar Documents

Publication Publication Date Title
SU401006A1 (ru) Двоичный счетчик импульсов
SU437227A1 (ru) Двоичный счетчик с устройством дл обнаружени сбоев
SU813434A1 (ru) Устройство дл контрол регистраСдВигА
SU540269A1 (ru) Цифровой интегратор с контролем
SU482737A1 (ru) Устройство дл сравнени двоичных чисел
SU491131A1 (ru) Триггерный регистр с использованием сигналов несоответстви
SU376894A1 (ru) ДВОИЧНЫЙ СЧЕТЧИК с КОНТРОЛЕМ ЧЕТНОСТИ КОДА
SU379051A1 (ru) Преобразователь напряжения в код с сал1оконтролем
SU919090A1 (ru) Устройство дл контрол работы счетчика с потенциальными выходами
SU1732464A1 (ru) Счетчик импульсов в коде Фибоначчи
SU607221A1 (ru) Устройство дл контрол двухтактного двоичного счетчика
SU311405A1 (ru) Двоичный реверсивный счетчик
SU799119A1 (ru) Дискриминатор временного положени СигНАлОВ
SU427331A1 (ru) Цифровой интегратор с контролем
SU363215A1 (ru) Двоичный счетчик с контролем ошибок
SU1088143A2 (ru) Устройство дл обнаружени ошибок бипол рного сигнала
SU945958A1 (ru) Генератор рекуррентной последовательности импульсов с самоконтролем
SU871166A1 (ru) Устройство дл контрол параллельного двоичного кода на четность
SU1019447A1 (ru) Двоично-дес тичный кодочастотный перемножитель
SU238249A1 (ru) Реверсивная пересчетная декада
SU817717A1 (ru) Устройство дл контрол после-дОВАТЕльНОСТи иМпульСОВ
SU456366A1 (ru) Управл емый делитель частоты
SU1513626A1 (ru) Устройство для преобразования последовательного кода в параллельный 2
SU388288A1 (ru) Всесоюзная
SU884148A1 (ru) Устройство дл контрол счетчика