SU376894A1 - ДВОИЧНЫЙ СЧЕТЧИК с КОНТРОЛЕМ ЧЕТНОСТИ КОДА - Google Patents

ДВОИЧНЫЙ СЧЕТЧИК с КОНТРОЛЕМ ЧЕТНОСТИ КОДА

Info

Publication number
SU376894A1
SU376894A1 SU1680871A SU1680871A SU376894A1 SU 376894 A1 SU376894 A1 SU 376894A1 SU 1680871 A SU1680871 A SU 1680871A SU 1680871 A SU1680871 A SU 1680871A SU 376894 A1 SU376894 A1 SU 376894A1
Authority
SU
USSR - Soviet Union
Prior art keywords
code
counter
parity
state
trigger
Prior art date
Application number
SU1680871A
Other languages
English (en)
Inventor
В. Б. Пац Д. Г. Романов И. П. Крюк
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1680871A priority Critical patent/SU376894A1/ru
Application granted granted Critical
Publication of SU376894A1 publication Critical patent/SU376894A1/ru

Links

Landscapes

  • Detection And Correction Of Errors (AREA)
  • Error Detection And Correction (AREA)

Description

1
Устройство относитс  к вычислительной технике.
Дл  проверки передач информации между устройствами вычислительных машин широко используетс  способ контрол  «четности кода . Признак четности или нечетности числа единиц в коде определ етс  с помош,ью специальных схем формИ|ровани  четности .кода.
Известные двоичны-е счетчики с контролем четности кода стро тс  по пиромидальному принципу из однотипных логических схем, определ ющих значение четности, например, двухразр дного кода, либо определ ют признак четности, последовательно учитыва  все разр ды числа.
В обоих случа х схемы счетчиков сложны .и требуют значительного оборудовани .
Цель изобретени  - упрощение схемы устройства .
Сущность изобретени  состоит в следующем .
Если разбить весь счетчик на двухразр дные группы, начина  с младшего разр да, можно видеть, что признак четности в любой группе измен етс  при изменении кода с 00 на 01 и € 10 на 11. В счетчике такие изменени  происход т только в случае, когда код во всех группах справа от рассматриваемой измен етс  с И на 00. При этом признак четности в разр дах справа от рассматриваемой
груггпы, как видно, не мен етс . Таким образом , изменение значени  младшего разр да группы с О на 1 означает изменение признака четности. Изменени  состо ни  в младших с разр дах групп с О на 1 определ ютс  с помощью дифференцирующих цепочек, входы которых соединены с выходами нечетных, начина  с младшего разр да, триггеров счетчика .
Посколькутакое изменение состо ни  с О
0 на 1 в счетчике в любой момент может происходить только в одном разр де, выходы дифференцирующих цепочек подключаютс  ко входам лолической схемы «ИЛИ. Сигнал 2 с выхода логической схемы «ИЛИ  вл етс сигналом изменени  значени  четности, а само значение четности определ етс  триггером четности кода, на счетный вход которого поступает сигнал изменени  значени  четности.
На чертеже изображен двоичный счетчик с
0 контролем четности кода. Дл  определенности прин то, что количество разр дов в счетчике четно.
Описываемое устройство состоит из двоич5 ного «-разр дного счетчика на триггерах li-In, дифференцирующих цепочек 2i-2k, схемы «ИЛИ 3 и контрольного триггера 4 со счетным входом. Входы дифференцирующих цепочек /i-In подключены к выходам нечетных, начина  с младшего разр да, триггеров
счетчика. Выходы дифференцирующих цепочек соединены со входами схемы «ИЛИ 3, а выход схемы «ИЛИ 3 соединен со счетным входом контрольного триггера 4.
В исходном положении .счетчик погашен, триггер 4 находитс  в нулевом состо нии. Ири поступлении первого импульса на вход счетчика в последнем устанавливаетс  код 00 ...01, триггер /1 ставитс  в состо ние «1, дифференцирующа  цепочка 2i вырабатывает импульс, который пройд  через схему «ИЛИ 3 на счетный вход контрольного триггера 4, устанавливает его в состо ние «1, что указывает на нечетное количество единиц в коде счетчика.
Второй входной импульс устанавливает в счетчике код 00 ...010, триггер Л счетчика устанавливаетс  в состо ние «О, а триггер h- в состо ние «1. Четность кода не мен етс .
Третий входной импульс устанавливает в счетчике код 00 ...011, триггер Л устанавливаетс  в состо ние «1, четность кода мен етс . Вновь срабатывает дифференци.рующа  цепочка 2i, и поступающий на вход контрольного триггера 4 очередной импульс устанавливает его в состо ние «О, что указывает  а четное число единиц в коде. Четвертый импульс измен ет состо ние счетчика на 00 ...0100, устанавлива  триггеры /i и /2 в состо ние «О, а триггер /з-IB «1. Срабатывает дифференцирующа  цепочка 22, и импульс с ее выхода, пройд  через схему «ИЛИ 3 на счетный вход контрольного триггера 4, устанавливает его в со.сто 1ние «1, что соответствует нечетному количеству единиц в коде, и т. д.
Таким образом, после установленИЯ кода в счетчике контрольный триггер 4 оказываетс  в состо нии, соответствующем количеству единиц в коде счетчика /.
Предмет изобретени 
Двоичный счетчик с контролем четности кода, содержащий собственно счетчик, дифференцирующие цепочки, схему «ИЛИ и контрольный триггер со счетным входом, отличающийс  тем, что, с целью его упрощени , выходы всех нечетных, начина  с младщего разр да, триггеров двоичного счетчика, подключены через дифференцирующие цепочки ко входам схемы «ИЛИ, выход которой подключен к счетному входу контрольного триггера .
T-T-LT
SU1680871A 1971-07-09 1971-07-09 ДВОИЧНЫЙ СЧЕТЧИК с КОНТРОЛЕМ ЧЕТНОСТИ КОДА SU376894A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1680871A SU376894A1 (ru) 1971-07-09 1971-07-09 ДВОИЧНЫЙ СЧЕТЧИК с КОНТРОЛЕМ ЧЕТНОСТИ КОДА

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1680871A SU376894A1 (ru) 1971-07-09 1971-07-09 ДВОИЧНЫЙ СЧЕТЧИК с КОНТРОЛЕМ ЧЕТНОСТИ КОДА

Publications (1)

Publication Number Publication Date
SU376894A1 true SU376894A1 (ru) 1973-04-05

Family

ID=20482789

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1680871A SU376894A1 (ru) 1971-07-09 1971-07-09 ДВОИЧНЫЙ СЧЕТЧИК с КОНТРОЛЕМ ЧЕТНОСТИ КОДА

Country Status (1)

Country Link
SU (1) SU376894A1 (ru)

Similar Documents

Publication Publication Date Title
US2880934A (en) Reversible counting system
US3395353A (en) Pulse width discriminator
US3413449A (en) Rate registering circuit
SU376894A1 (ru) ДВОИЧНЫЙ СЧЕТЧИК с КОНТРОЛЕМ ЧЕТНОСТИ КОДА
US2888647A (en) System for representing a time interval by a coded signal
US3393298A (en) Double-rank binary counter
US3492644A (en) Parallel comparator using transistor logic
SU311405A1 (ru) Двоичный реверсивный счетчик
SU871166A1 (ru) Устройство дл контрол параллельного двоичного кода на четность
SU401006A1 (ru) Двоичный счетчик импульсов
US3251981A (en) Electronic counter coincidence circuit
SU1552171A1 (ru) Устройство дл сравнени чисел в системе остаточных классов
SU934477A1 (ru) Устройство дл формировани контрольного кода по четности
SU922749A1 (ru) Устройство дл свертки числа по модулю
US3044702A (en) Parity checking apparatus for digital computer
SU637821A1 (ru) Устройство дл формировани и хранени вычетов по модулю три
SU428385A1 (ru)
GB1258892A (ru)
SU919090A1 (ru) Устройство дл контрол работы счетчика с потенциальными выходами
SU269603A1 (ru) УСТРОЙСТВО дл ВОЗВЕДЕНИЯ В КВАДР.'М ЧИС-ЛА, ПРЕДСТАВЛЕННОГО В УНИТАРНОЛ! КОДЕ
SU518773A1 (ru) Устройство формировани признака четности кода
SU638948A1 (ru) Устройство дл ввода информации
SU767765A2 (ru) Асинхронное устройство дл определени четности информации
GB1123284A (en) Improvements in or relating to buffer registers
SU409386A1 (ru) Десятичный счетчик