SU399916A1 - ИНТЕГРАЛЬНАЯ ЯЧСИКА ДЛЯ ГШС1и51ИНиГи ЗАПОЛ1И Н АЮЩЕГО УС i POiiCi ВА - Google Patents

ИНТЕГРАЛЬНАЯ ЯЧСИКА ДЛЯ ГШС1и51ИНиГи ЗАПОЛ1И Н АЮЩЕГО УС i POiiCi ВА

Info

Publication number
SU399916A1
SU399916A1 SU1815396A SU1815396A SU399916A1 SU 399916 A1 SU399916 A1 SU 399916A1 SU 1815396 A SU1815396 A SU 1815396A SU 1815396 A SU1815396 A SU 1815396A SU 399916 A1 SU399916 A1 SU 399916A1
Authority
SU
USSR - Soviet Union
Prior art keywords
integrated
zapol1i
poiici
naushuchogi
yacht
Prior art date
Application number
SU1815396A
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1815396A priority Critical patent/SU399916A1/ru
Application granted granted Critical
Publication of SU399916A1 publication Critical patent/SU399916A1/ru

Links

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

1
Изобретение относитс  к области вычисли1ельноГ| техники.
Известны заиоминающне устройства на МДП-транзнсторах, в которых дл  заниси информацни исиользуетс  нижекци  гор чих элек ронов. Занисанна  информаци  не разрушаетс  при отключении нитаии  и дает возможность многократного считывани . Однако в laKHX усчройствах невозможна нерезаннсь информации с номощыо электрических сигналов. Информаци  в элементе стираетс  с номощью рентгеновского облучени , что ограничивает область применени  прибора. Кроме того, многократное стирание рентгеновским облучением необратимо измен ет характеристики нрибора.
Известии также МДИ-устронства с электрической нерезаиисыо информации. Они построены на основе П-канального транзистора с двум  затворами в двухслойной конфигурации , и Р-канального транзистора с дополнительными /г++ - р переходом и двум  затворами в двухслойной конфигурации.
В предложенной  чейке использованы два МДП-транзистора нротивополон ного типа проводимости с общим плавающим затвором.
Это позвол ет улучшить эксплуатационные характеристики  чейки.
2
Заноминаюн1а   чейка представлена на фиг. 1.
Она состонт нз МДИ-траизнсторов, выполненных на иластиие 1 кремии  /ьтипа с кармаиамн 2 р-тнна. Оба транзистора имеют общий нлавающ11| | затвор 3, выполненный, нанрнмер , нолнкристаллнческого кремни  и отделе Н1ьи1 от нласппп кремни  днэлектрическим слоем 4 двуокиси кремнн  толщииой
500-1000 А. Илпвающ1н 1 затвор закрыт сверху плеикой 5 диэлектрика, нанример пнролитнческой двуокнсью кремни .
На щину 6 иодаетс:( сигнал заииси и считыван11Я . Сток //-канального транзнсюра 7 соединен с HcioiiOM 8 //-канального транзистора.
Рассмотрим работу запомииающей  чейки в схе.;е включеним, представленной на фиг. 2.
В исходиом состо нии нрн нулевом зар де на плавающе.м затворе 3 оба тр:1нзнсто|1а закрыты , потенциал на выходе  чейки неоиределен . При иодаче илгпульса отрин,ателыюго напр жени  на шину 6 в области истокового р-/г-нере: ода нервого транзнстора происходит пробой и гор чие электроны зар жают нлавающий затвор 3. При этом транзистор с р-каналом открьнзаетс  и вглходное нанр жсние на выходе 7-8 равно нулю. Прн нодаче импульса иа нпнту 6 напр жение через сонротивление открытого р-канального транзистора попадает па выход 7-8, происходит пробой стокового перехода 8 и гор чие дырки попадают в плаваюп ий затвор. Плавающий затвор перезар жаетс . При это транзистор с /ьканалом закрываетс . Напр жение па выходе 7-8 равно напр жению питани . Затем цикл заниси и стирани  информации можно повторить. Таким образом, с номощью такой  чейки можно неоднократно производить запись и стирание информации электрическими сигналами . 4 Предмет изобретени  Интегральна   чейка дл  посто нного заном1Н1ающего устройства, содержаща  МДПтрапзнстор с 11лаваюн: им затвором, отличаюи а с  тем, что, с целью улучшени  эксплуатационных характерист1И, она содержнт второй МДП-транзнстор нротивоположиого типа проводимости, причем оба транзистора имеют обнщй плавающий затвор, а сток первого транзистора соедииен с истоком второго и с В111ХОДНОЙ щнной, исток первого транзистора соедииен с шиной занисн-считывани , сток второго - с шиной источника питани .
SU1815396A 1972-07-24 1972-07-24 ИНТЕГРАЛЬНАЯ ЯЧСИКА ДЛЯ ГШС1и51ИНиГи ЗАПОЛ1И Н АЮЩЕГО УС i POiiCi ВА SU399916A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1815396A SU399916A1 (ru) 1972-07-24 1972-07-24 ИНТЕГРАЛЬНАЯ ЯЧСИКА ДЛЯ ГШС1и51ИНиГи ЗАПОЛ1И Н АЮЩЕГО УС i POiiCi ВА

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1815396A SU399916A1 (ru) 1972-07-24 1972-07-24 ИНТЕГРАЛЬНАЯ ЯЧСИКА ДЛЯ ГШС1и51ИНиГи ЗАПОЛ1И Н АЮЩЕГО УС i POiiCi ВА

Publications (1)

Publication Number Publication Date
SU399916A1 true SU399916A1 (ru) 1973-10-03

Family

ID=20523335

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1815396A SU399916A1 (ru) 1972-07-24 1972-07-24 ИНТЕГРАЛЬНАЯ ЯЧСИКА ДЛЯ ГШС1и51ИНиГи ЗАПОЛ1И Н АЮЩЕГО УС i POiiCi ВА

Country Status (1)

Country Link
SU (1) SU399916A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4785199A (en) * 1983-11-28 1988-11-15 Stanford University Programmable complementary transistors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4785199A (en) * 1983-11-28 1988-11-15 Stanford University Programmable complementary transistors

Similar Documents

Publication Publication Date Title
KR100470846B1 (ko) 반도체 기억 장치의 데이터 기입 방법 및 반도체 집적회로 장치
US4228527A (en) Electrically reprogrammable non volatile memory
KR910019060A (ko) 불휘발성 반도체 기억장치
US4820941A (en) Decoder driver circuit for programming high-capacitance lines
KR960019318A (ko) 불휘발성 반도체메모리장치
JP2633252B2 (ja) 半導体記憶装置
EP0083194A3 (en) Electrically erasable programmable read only memory cell having a single transistor
KR900015164A (ko) Nand메모리셀구조를 갖춘 eeprom
JPS6025837B2 (ja) 半導体記憶装置
ATE52148T1 (de) Elektrisch programmierbare und loeschbare speichervorrichtung vom mos-typ.
KR940022564A (ko) 절연강도의 요건을 제거한 비휘발성 반도체 메모리
US3549911A (en) Variable threshold level field effect memory device
JPS6418270A (en) Semiconductor memory device
ES396464A1 (es) Circuito de almacenamiento binario.
SU399916A1 (ru) ИНТЕГРАЛЬНАЯ ЯЧСИКА ДЛЯ ГШС1и51ИНиГи ЗАПОЛ1И Н АЮЩЕГО УС i POiiCi ВА
GB1518703A (en) Nonvolatile momory semiconductor device
JPS6322626B2 (ru)
EP0282528B1 (en) Nonvolatile memory cell
JPH0571146B2 (ru)
KR910003815A (ko) 불휘발성 반도체 메모리장치
JPS52106275A (en) Floating type nonvoltile semiconductor memory element
JPS57105890A (en) Semiconductor storage device
JPH0671068B2 (ja) 半導体記憶装置
SU834767A1 (ru) Элемент пам ти
KR920005146A (ko) 반도체 메모리 및 그 동작 방법