SU379978A1 - Преобразователь двоичного кода в частоту - Google Patents

Description

Изобретение относитс  к системам автоматики и вычислительной техники и может быть использовано дл  создани  автоматических устройств, управл емых от ЦВМ.

Известны преобразователи двоичного кода в частоту, содержащие регистры, схемы совпадени , схему «ИЛИ, линию задержки, ге нератор эталонной частоты, счетчик, дешифратор и сумматор.

Целью изобретени   вл етс  повышение точности преобразоВ:ани .

В предлагаемом устройстве указанна  цель достигаетс  тем, что преобразователь содержит магнитвую матрицу с горизонтальным потенциальным и вертикальным импульсным дешифраторами, стробирующее устройство, формирователь и инвертор, причем выходы регистра соединены с соответствуюшими входами горизонтального потенциального и вертикального импульсного дешифраторов, выходами соединенных с входами магнитной матрицы , к выходу которой подключены разр ды счетчика, соединенные та:кже через первую схему совпадени  с инвертором и формирователем , выход которого подключен к одному из входов схемы «ИЛИ. На другой вход схемы «ИЛИ включен выход линии задержки, а выход схемы «ИЛИ соединен через стробируюшее устройство с входом вертикального импульсного дешифратора. Выход инвертора

подключен к одному из входов схемы совпадений , другой вход которой соединен с гене ратором стабильной частоты, а выход .под клю,чен к счетному входу счетчика. 5 Блок-схема предлагаемого устройства представлена Hia чертеже, где 1 - триггерный регистр преобразуемого числа емкостью в п разр дов; 2 - горизонтальный потенциальный дешифратор на 2« выходов; 3 - вертикальный импульсный дешифратор на 2 выходов; 4-матннтна  матрица посто нной пам ти на 2 чисел; 5 - счетчик на / разр дов; 6 - потенциальна  схема совпадений на I входов; 7 - потенциальный инвертор; 8 -

5 импульсно-потенциальна  схема совпадени  на 2 входа; Регенератор импульсов стабильной частоты fo; 0-формирователь стробируюш ,его импульса вертикального дешифратора; // - лини  задержки на врем  записи числа Л в триггерном регистре /; 12 - импульсно-потенциальна  схема «ИЛИ на два входа импульсной записи; 13 - формирователь выходных импульсов.

Преобразователь работает следующим об5 разом.

Преобразуемое число Л параллельным или последовательным двоичным кодом поступает дл  оперативного хранени  в регистр /. Число разр дов регистра / определ етс  раз0 р дностью п преобразуемого числа Л. Старшие k разр дов числа Л поступают на вход горизонтального дешифратора 2. Один из выходов этого дешифратора 2 в соответствии с кодом k старших разр дов подает ток полувЫборки в один из 2 столбцов магнитной матрицы 4.

Импульс окончани  залиси числа Л в регистр /, поступающий ва вход линии задержки // через схему «ИЛИ 12 запускает формирователь 10, который, в СВОЮ очередь, подключает питание к вертикальному импульсному дешифратору 3. В соответствии с кодом младших разр дов числа Л, поступающим на вход дешифратора 5, на одном из выходов его формируетс  ток полувьгборки в одной из п-k строк магнитной матриды 4.

Все сердечника магнитной матрицы 4, число которых равно 2, прошиты /-разр дными проводами, так что в том сердечнике, где токи полувыборки совпадают по строке и столбцу , хранитс  число- , которое с выхода магнитной матриды 4 параллельным кодом поступает в триггерный счетчик 5. Число разр дов чисел, записанных в магнитной матрице 4, т. е. число / разр дов счетчика 5, выбираетс  из соотношени :

..MaKc .1

/ L мин J

или

/ - lOgjB 4- П,

где вых.макс - максимальна  требуем.а  частота; /вых .мин 5 О - ми ни м а л ьн а   р аб оч аЯ частота; - требуема  относительна  погрешность преобразовани  числа в частоту. На счетный вход счетчика 5 через схему совладений 8 от генератора 9 с частотой /о поступают импульсы заполнени . Направление счета таково, что код числа, 3|а писанного из магнитной матрицы 4, уменьшаетс  от величины - до О, так что врем  счета пропорционально - . Наличие кода О в счетчике 5 N

вызывает срабатывание схемы совпадений 6, котора  передним фронтом запускает формирователь 13. При коде О счетчика 5 схема совладений 6 через инвертор 7 и схему совпадений 8 блокирует поступление им.пульсов заполнени  в счетчИк 5 от генератора 9.

Одновременно формирователь 13 через схему «ИЛИ 12 запускает формирователь стробируюшего импульса 10, и преобразуемое

число N из регистра / адресом величины --

поступает на магнитную матрицу 4 и далее в счетчик 5, т. е. цикл опроса числа Л повтор етс  с частотой выхода вых.

Если преобразуемое число Л не мен етс  и не равно О, то, согласно схеме устройства, частота импульсов на выходе формировател  13 равна

/pS

вых -

. J Л

При коде числа предусматриваетс  дл  определенности нулевой код записи магнитной матрицы 4 в счетчик 5. При этом выход схемы совпадени  6 не мен етс , а частота следовани  иМПульсов та выходе устройства равна нулю.

Предмет изобретени 

Преобразователь двоичного кода в частоту, содержащий регистр, схемы совпадени , схему «ИЛИ, линию задержки, генератор эталонной частоты, счетчик и дешифратор, отличающийс  тем, что, с делью. повышени  точности преобразовани , он содержит магнитную матрицу с горизонтальным потенциальным и вертикальным имлульсным дешифраторами , стробирующее устройство, формирователь и инвертор, причем выходы регистра соединены с соответствующими входами горизонтального потенциального и вертикального импульсного дешифраторов, выходами соединенных с входами магнитной матрицы, к выходу которой, подключены разр ды счетчика, соединенные также через первую схему совпадени  с инвертором и формирователем, выход которого подключен к одному из входов схемы «ИЛИ, на другой вход которой включен выход линии 3|адержки, а выход схемы «ИЛИ соединен через стробирующее устройство с входом вертикального импульсного дешифратора, выход инвертора подключен к одному из входов схемы совпадений, другой

вход которой соединен с генератором стабильной частоты, а выход подключен к счетному входу счетчика.