(54) УСТРОЙСТВО ДЛЯ ВЮДА ИНФОРМАЦИИ
Изобретение относитс к области вычислительной техники и может быть использовано дл обработки цифровой информации, записанной н§ магнитной ленте и других носител х информации Известно устройство дл ввода информации , содержащее блок совпадени блок формировани тактовых импульсов регистр строки, дешифратор четности блок контрол , блок перезаписи информации и блок св зи il- В данном устройстве информаци считываетс с магнитной ленты и вводитс в ЭВМ построчно. Основным недостатком этого устройства вл етс недостаточное эффективное использование процессора ЭВМ из-за загрузки его в течение всего времени считывани информации Известно также устройство, в состав которого вход т буферный блок па м ти, четыре регистра, триггер, прео разователь кодов, блок управлени и блок считывани 2. В данном устройстве информаци сначала вводитс в буферный блок пам ти . После заполнени буферного бло ка пам ти производ тс прерывание работы вычислител (ЭВМ), ввод массива 43 буферного блока пам ти и обработка введенной информации. Обработка должна быть закончена до момента ввода в вычислитель очередного массива информации. К недостаткам устройства следует отнести ограничени , накладываемые на обработку информации, так как врем обработки должно быть меньше времени ввода информации. Наиболее близким по техническому решению к изобретению вл етс устройство дл ввода информации, содержашее входной регистр, буферный блок пам ти, состо щий из накопительного блока, регистра адреса и блока управлени , вычислительный блок, два счетчика , элементы И и ИЛИ, два дешифратора и блок местного управлени , состо щий из блоков местного управлени записи и считывани и схемы пуска и останова |3J. Однако в этом устройстве ввод информации из буферного блока пам ти начинаетс лишь после того, как заполнена его половина, что очень неэффективно при работе в реальном времени, так как при этом сокращаетс врем обработки и затрудн етс реализаци программ реального времени . Цель изобретени - повышение быстродействи устройства. Это достигаетс тем, что в устрой ство дл ввода информации, содержаще источник сообщени , входной регистр, первый буферный блок пам ти, вычисли тельный блок, первую группу элементо ИЛИ, две группы элементов И, два сЧетчика, блок управлени записью, блок управлени считыванием и блок пуска и останова, причем выход источ ника сообщени соединенс входом входного регистра, выходы которого св заны с первыми входами буферного блока пам ти, вторые входы которого соединены с выходами элементов ИЛИ первой группы, первые и вторые входы которых присоединены к выходам элементов И первой и второй групп соот ветственно, а информационные входы элементов И первой и второй групп соответственно св заны с разр дными выходами первого и второго счетчико первые входы которых присоединены к первым выходам блока управлени записью и блока управлени считыванием соответственно, причем второй выход блока управлени записью св зан с входом блока пуска и останова Е|ЫХОД которого присоединен к входу Источника сообщений, введены три Схемы сравнени , два дешифратора, два регистра, второй буферный блок Пам ти, втора и треть группы элементов ИЛИ, треть и четверта группа элементов И, два триггера, сумматор, два элемента И, элемент Н и элемент ИЛИ. При этом первые вход второго буферного блока пам ти соединены с первыми входами первого бу ферного блока пам ти, второй вход второго буферного блока пам ти св зан с управл ющими входами элементо И третьей группы и первым выходом Первого дешифратора, третий вход с управл ющими входами элементов И Четвертой группы и первым выходом второго дешифратора, четвертые входы - с выходами элементов ИЛИ второй ГРУ „ты, первые и вторые входы которых соответственно св заны с вы ходами элементов И третьей и четвертой групп. Выходы первого и втор го буферных блоков пам ти соответственно присоединены к первым и вто рым входам элементов ИЛИ третьей группы, выходы которых соединены с входами вычислительного блока и пер вого регистра, выходы которого св з ны с первыми входами первой схемы сравнени , вторые входы которой под ключены к разр дным выходам второго счетчика, информационным входам эле ментов И четвертой группы и первым входам сумматора, вторые входы кото рого св заны с разр дными выходами первого счетчика, информационными входами элементов И третьей группы и первыми входами второй схемы сра нени . Выход сумматора присоединен к первому входу первого элемента И, второй вход которого св зан с первым входом второго элемента И и выходом вычислительного блока, а третий вход с выходом третьей схемы сравнени и входом элемента НЕ, выход которого присоединен ко второму входу второго элемента И. Одновременно первый и второй входы элемента ИЛИ присоединены к выходам первого и второго элементов И, а выход элемента ИЛИ св зан с первым входом блока управлени считыванием , второй вход которого соединен с третьим выходом блока управлени записью, третий вход - с выходом первого триггера, первым входом второго дешифратора и первым входом третьей схемы сравнени , второй вход которой соединен с выходом второго триггера, первым входом первого дешифратора, первым входом блока управлени записью. Второй .выход блока управлени считыванием св зан со вторым входом второго дешифратора,а третий выход - со вторым входом блока управлени записью, третий вход которого св зан с выходом источника сообщени и входом второго регистра, а четвертый выход - со вторым входом первого дешифратора. При этом выход первой схемы сравнени соединен со. вторым входом второго счетчика и первым входом первого триггера, второй вход которого соединен со вторым входом первого счетчика, третьим, входом второго счетчика, вторым выходом блока пуска и останова и первым входом второго триггера, второй, вход которого соединен с третьим входом первого счетчика и выходом второй схемы сравнени , вторые входы которой св заны с выходами второго регистра. При этом третий вход первого буферного блока пам ти св зан с управл ющими входами элементов И первой группы и вторым выходом первого дешифратора, а четвертый вход со вторым выходом второго дешифратора и управл ющими входами элементов И второй группы. На чертеже представлена блок-схема устройства. Устройство содержит блок 1 пуска и останова, счетчики 2 и 3, триггеры 4 и 5, источник 6 сообщени , входной регистр 7, регистр 8, буферные блоки 9 и 10 пам ти, блок 11 управлени записью, дешифратор 12, первые группы элементов И 13 и элементов ИЛИ 14, вторые группы элементов И 15 и элементов ИЛИ 16, вторую схему 17 сравнени , вычислительный блок 18, третью схему 19 сравнени , элементы И 20, НЕ 21, И 22 и ИЛИ 23, блок 24 управлени считыванием, дешифратор 25, вторую и четвертую группы элементов И 26 и 27, первую группу элементов ИЛИ 28, регистр 29, сумматор 30 и третью схему 31 сравнени . Работает устройство следующим образом . Перед началом ввода информации по сигналу из блока 1 пуска и остано ва счетчики 2,3 и триггеры 4,5 устанавливаютс в исходное состо ние (О). Счетчик 2 используетс дл формировани адреса, по которому производитс запись информации, а счетчик 3 - дл формировани адреса, цо которому осуществл етс считывани Объем БЗУ выбираетс таким, чтобы в него можно было бы полностью записать информацию одного буферного бло ка пам ти. По сигналу, поступающему от блока 1пуска и останова на.источник б сообщени , производитс запуск источника (например, при вводе информации с накопител на магнитной ленте производитс пуск лентопрот жного механизма ) . Информаци из источника сообщени поступает на информационные входы входного регистра 7 и регистра 8, Во входном регистре 7 каждое информационное слово запоминаетс на врем записи его в одном из буферных блоков 9 и 10пам ти, а в регистр 8 Заноситс информаци о количестве информационных слоев в одном кадре. После записи во входном регистре 7 информационного слова в блоке 11 управлени записью по сигналу из источ ника б сообщени формируетс импульс разрешени записи, поступающий на управл ющий вход дешифратора 12, на разр дный вход которого подаетс сиг нал с выхода триггера 4, при этом на одном из выходов дешифратора 12 формируетс импульс. При записи в буферный блок 9 пам ти этим импульсом открываютс элементы И группы 13 и выходы счетчика 2через элементы И группы 13 и элементы ИЛИ группы 14 подключаютс к входам адреса буферного блока 9 пам ти , в него производитс запись информации . Аналогично при записи блок 10 открываютс элементы И группы 15 и адрес с разр дных выходов счетчика 2проходит через элементы И группы 1 и элементы ИЛИ группы 16 на вход бло ка 10. После записи информационного слова к показани м счетчика 2 прибав л етс 1 и в счетчике устанавливаетс адрес, по которому будет запи сыватьс следующее информационное сл во. Запись в какой-либо буферный блок пам ти производитс до тех пор, пока не будет записано последнее информационное слово кадра, при этом показани счетчика 2 регистра 8 будут одинаковые и импульсом с выхода схемы 17 сравнени триггер 4 перейдет 3другое положение, что соответствуе записи в другой блок пам ти, а счет:чик 2 устанавливаетс в соответствует начальному адресу. Считывание информации с буферного блока пам ти производитс по импульсам запрета, поступающим из вычислительного блока 18. При этом считывание возможно только при наличии в блоке записанной и еще несчитанной информации. Возможны два случа В первом случае считывание ведетс из того буферного блока пам ти, в котором в данный такт записываетс информаци , во втором случае считывание и запись ведутс в разных блоках. Если считывание производитс из того же блока, в который произведена запись, то на выходах схемы 19 сравнени формируетс сигнал, разре11:ающий прохо5гсдение через элементы И 20 (первый случай). Если считывание ведетс из другого блока, то разрешающий сигнал с выхода элемента НЕ 21 поступает на элемент И 22. В первом случае импульсы запроса проход т Через элементы И 20, ИЛИ 23 на вход блока 24 управлени считыванием , в котором формируетс импульс разрешени считывани , поступающий на управл ющий вход дешифратора 25. В зависимости от того, из какого блока пам ти должно производитьс счи- . тывание, на одном из выходов дешифратора 25 формируетс импульс. Выход считывани счетчика 3-либо через элементы И группы 26 и элементы ИЛИ группы 14 подключаетс к адресным входам блока 9 и информаци считываетс из него, либо через элементы И группы 27 и элементы ИЛИ группы 16, подключенные к адресным входам блока 10. После считывани информационного слова к показани м счетчика 3 прибавл етс 1 и в счетчике устанавливаетс адрес дл считывани следующего информационного слова. Считанна информаци проходит через элементы ИЛИ 28 на вход вычислительного блока 18- и на вход регистра 29, в котором запоминаетс количество слов в информационном кадре. Считывание из -блока пам ти может производитьс только в том случае, если показани счетчика 2 будут больше показаний счетчика 3, т.е. если в блоке записано информации не меньше, чем считано. Сравнение показаний счетчика производитс при помощи сумматора 30, на вход которого подаетс код счетчика 3 в пр мом коде, а код счетчика 2 - в дополнительном, при этом, если показани счетчика 3 меньше , то перенос на выходе сумматора отсутствует и на вход элемента 20 поступает сигнал, разрешающий прохождение импульсов запроса информации . Во втором случае импульсы запроса информации проход т череу эпрмент И
1 и элемент ИЛИ 22 независимо от поазаний счетчиков 2 и 3.
Считывание из буферного блока па ти производитс до тех пор. пока е будет считана вс записанна -ИЕ о1; )маци , при этом на выходе схемы 1:сравнени будет сформирован имyjibc , по которому счетчик 3 устаноитс в О, а триггер 5 изменит вое состо ние и подготовит считыание информации из другого буферноо: блока пам ти.